JPS6120314A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS6120314A JPS6120314A JP59142033A JP14203384A JPS6120314A JP S6120314 A JPS6120314 A JP S6120314A JP 59142033 A JP59142033 A JP 59142033A JP 14203384 A JP14203384 A JP 14203384A JP S6120314 A JPS6120314 A JP S6120314A
- Authority
- JP
- Japan
- Prior art keywords
- island
- subgrain
- subgrain boundary
- boundary
- crystallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は絶縁基板上に高結晶品質の半導体層を形成する
技術、いわゆるＳ ＯＩ （８ｉ１ｉｃｏｎ Ｑｎ：［
ｎ５ｕｌａｔｏｒ）技術の方法に関するものである。
技術、いわゆるＳ ＯＩ （８ｉ１ｉｃｏｎ Ｑｎ：［
ｎ５ｕｌａｔｏｒ）技術の方法に関するものである。
絶縁基板上に高結晶品質（単結晶）の半導体層を形成す
る方法として、絶縁基板上の多結晶または非晶質シリコ
ン（Ｓｉ）を堆積し、これを溶融し再結晶化する方法が
知られている。溶融再結晶化の方法としては、レーザー
ビームや電子ビームを照射して走査する方法や、カーボ
ンストリップヒータや高周波誘導加熱によるゾーンメル
ティング法などが用いられている。ゾーンメルティング
法はＩＥＥＥ Ｅ １ｅｃｔｒｏｎ ｐｅｖ、 ：［、
ｅ）（ｗｏｅ ＥＤＬ−２Ｎｏ、 １０ （１９８１）
ｐ、 ２４１に掲載のＥ、 Ｗ、 Ｍａｂｙらの”Ｍ：
）８ＦＥＴ’ Ｓ ｏｎ ５ｉｌｉｃｏｎ Ｐｒｅｐａ
ｒｅｄ ｂｙＭｏｖｌｎｇ Ｍｏ１ｔ ７．ｏｎｅ Ｒ
ｅｃｖｙｓｔａｌｌｉｚａｔｌｏｎｏｆ ｇｒｃａｐｓ
ｕｌａｔｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ９ｉ
１ｉｃｏｎｏｎ ａｎ 工ｎｓｕｌａｔｉｎｇ ５ｕｂ
ｓｔｒａｔｅ”に述べられているようＷ、Ｓｔ層を帯状
に溶融し、この溶融帯を移動させることＫよりウェハ（
ここではＳ１層′の形成された基板をさす）の一端から
一端へと再結晶化を進行させる方法である。この方法に
より絶縁物上に面方位（１００）の結晶化Ｓｔが形成で
きている。絶縁基板としてはバルク単結晶Ｓ１上に８１
Ｃｈ膜を形成したものを使用し、そのＳｉｎ！膜上に結
晶化Ｓｉを形成したものである。
る方法として、絶縁基板上の多結晶または非晶質シリコ
ン（Ｓｉ）を堆積し、これを溶融し再結晶化する方法が
知られている。溶融再結晶化の方法としては、レーザー
ビームや電子ビームを照射して走査する方法や、カーボ
ンストリップヒータや高周波誘導加熱によるゾーンメル
ティング法などが用いられている。ゾーンメルティング
法はＩＥＥＥ Ｅ １ｅｃｔｒｏｎ ｐｅｖ、 ：［、
ｅ）（ｗｏｅ ＥＤＬ−２Ｎｏ、 １０ （１９８１）
ｐ、 ２４１に掲載のＥ、 Ｗ、 Ｍａｂｙらの”Ｍ：
）８ＦＥＴ’ Ｓ ｏｎ ５ｉｌｉｃｏｎ Ｐｒｅｐａ
ｒｅｄ ｂｙＭｏｖｌｎｇ Ｍｏ１ｔ ７．ｏｎｅ Ｒ
ｅｃｖｙｓｔａｌｌｉｚａｔｌｏｎｏｆ ｇｒｃａｐｓ
ｕｌａｔｅｄ ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅ ９ｉ
１ｉｃｏｎｏｎ ａｎ 工ｎｓｕｌａｔｉｎｇ ５ｕｂ
ｓｔｒａｔｅ”に述べられているようＷ、Ｓｔ層を帯状
に溶融し、この溶融帯を移動させることＫよりウェハ（
ここではＳ１層′の形成された基板をさす）の一端から
一端へと再結晶化を進行させる方法である。この方法に
より絶縁物上に面方位（１００）の結晶化Ｓｔが形成で
きている。絶縁基板としてはバルク単結晶Ｓ１上に８１
Ｃｈ膜を形成したものを使用し、そのＳｉｎ！膜上に結
晶化Ｓｉを形成したものである。
この結晶化Ｓｉには特徴的なこととして、（１００）面
でおることの＃デか、サブグレインバウンダリーが存在
している。このことは、ＩＥＥＥ Ｅｌｅｃｔｒｏｎｐ
ｅｖ、 Ｉ、ｅｔｔ、 ｖｏｌ ＥＤＬＩ−３，Ｎ
ｏ、４（１９８２）ｐ、７９に掲載されているＢ−’ｆ
、’ｌ’５ａｖｒらのｇｆｆｅｃｔｓ ｏｆＳｕｂｇｒ
ａｉｎ Ｂｏｕｎｄｕｒｉｅｓ ｏｎ Ｃａｒｒｉｅｒ
Ｔｒａｎｓｐｏｒｔｉｎ Ｚｏｎｅ Ｍｅｌｔｉｎｇ
−Ｒｅｃｒｙｓｔａｌ ｆｉｘｅｄＳ４１；’ｉ １
ｗｓ ｏｎ ５ｉＱＩ−Ｃｏａｔｅｄ ！３１５ｕｂａ
ｔｒａｔｅａ−に起重されている。またサブグレインバ
ウンダリーの発生原因に関してはＡ ｐｐｌ、 ｐｈｙ
ｓ、 Ｌｅｔｔ、 ４１（８） （１９８２）Ｉ）、
７４７に掲載のＨ，Ａ、 Ａｔｗａ ｔ ｅ ｒらの’
Ｑｒｉｅｎｔａｔｉｏｎ ５ｅｌｅｃｔｌｏｎ ｂｙ
７．ｏｎｅ −Ｍｅｌｔｌｎｇ３ｉＩｌｃｏｎ ｆｉｌ
ｍｓ ｔｈｒｏｎｇｈ ｐｌａｎａｒ ｃｏｎｓｔｒｉ
ｃｔｉｏｎｓ’に述べられている。彼らの観察ではサブ
グレインバウンダリー間隔以上の広い領域ではサブグレ
インバウンダリーが発生しているが、５ＩＮＫ細いくび
れを作っておくと、広い領域のサブグレインバウンダリ
ーがくびれ内で消滅している。従って、このような細い
領域ではサブグレインバウンダリーの発生を防止できて
いる。
でおることの＃デか、サブグレインバウンダリーが存在
している。このことは、ＩＥＥＥ Ｅｌｅｃｔｒｏｎｐ
ｅｖ、 Ｉ、ｅｔｔ、 ｖｏｌ ＥＤＬＩ−３，Ｎ
ｏ、４（１９８２）ｐ、７９に掲載されているＢ−’ｆ
、’ｌ’５ａｖｒらのｇｆｆｅｃｔｓ ｏｆＳｕｂｇｒ
ａｉｎ Ｂｏｕｎｄｕｒｉｅｓ ｏｎ Ｃａｒｒｉｅｒ
Ｔｒａｎｓｐｏｒｔｉｎ Ｚｏｎｅ Ｍｅｌｔｉｎｇ
−Ｒｅｃｒｙｓｔａｌ ｆｉｘｅｄＳ４１；’ｉ １
ｗｓ ｏｎ ５ｉＱＩ−Ｃｏａｔｅｄ ！３１５ｕｂａ
ｔｒａｔｅａ−に起重されている。またサブグレインバ
ウンダリーの発生原因に関してはＡ ｐｐｌ、 ｐｈｙ
ｓ、 Ｌｅｔｔ、 ４１（８） （１９８２）Ｉ）、
７４７に掲載のＨ，Ａ、 Ａｔｗａ ｔ ｅ ｒらの’
Ｑｒｉｅｎｔａｔｉｏｎ ５ｅｌｅｃｔｌｏｎ ｂｙ
７．ｏｎｅ −Ｍｅｌｔｌｎｇ３ｉＩｌｃｏｎ ｆｉｌ
ｍｓ ｔｈｒｏｎｇｈ ｐｌａｎａｒ ｃｏｎｓｔｒｉ
ｃｔｉｏｎｓ’に述べられている。彼らの観察ではサブ
グレインバウンダリー間隔以上の広い領域ではサブグレ
インバウンダリーが発生しているが、５ＩＮＫ細いくび
れを作っておくと、広い領域のサブグレインバウンダリ
ーがくびれ内で消滅している。従って、このような細い
領域ではサブグレインバウンダリーの発生を防止できて
いる。
サブグレインバウンダリーは転位の集合した結晶欠陥で
ある。８０Ｉの応用として高集積ＬＳＩを想定すると、
サブグレインバウンダリーでの異常拡散などの影響が懸
念される。そこでサブグレインバウンダリーの無い結晶
化８１を形成することが必要であり、その方法が求めら
れていた。
ある。８０Ｉの応用として高集積ＬＳＩを想定すると、
サブグレインバウンダリーでの異常拡散などの影響が懸
念される。そこでサブグレインバウンダリーの無い結晶
化８１を形成することが必要であり、その方法が求めら
れていた。
本発明の目的は、絶縁基板上にサブグレインバ。
ウンダリーのほとんど存在しない結晶化ｉ９１層を形成
するだめの方法を提供することにおる。
するだめの方法を提供することにおる。
発明者らは、帥述の文献のようなストリップヒータを使
用する方法ではないが、高周波誘導加熱を使用して帯状
の高温領域を作り同様のゾーンメルティング法を行って
、結晶化Ｓｉを得ている。
用する方法ではないが、高周波誘導加熱を使用して帯状
の高温領域を作り同様のゾーンメルティング法を行って
、結晶化Ｓｉを得ている。
絶縁基板には主に石英を使用している。石英は熱膨張係
数が８１よりも約１桁小さい。そこで結晶化後、Ｓｉ中
に引張応力が発生するので、これを緩和するためＳｉ層
をあらかじめ島状に小さく分割しその後再結晶化する方
法を用いている。さらにこの場合ゾーンメルティング再
結晶化が進行するように缶高の間を細いＳｉ層で連結し
ている。
数が８１よりも約１桁小さい。そこで結晶化後、Ｓｉ中
に引張応力が発生するので、これを緩和するためＳｉ層
をあらかじめ島状に小さく分割しその後再結晶化する方
法を用いている。さらにこの場合ゾーンメルティング再
結晶化が進行するように缶高の間を細いＳｉ層で連結し
ている。
第１図はＳｉ層のパターンを示す平面図である。
多結晶Ｓｉ層１の間を細いＳｉの連結部２で連結しであ
るが、Ｓｉの連結部２はゾーンメルティングの進行方向
（矢印７）に平行になっている。このパターンで再結晶
化した際、結晶化Ｓｉ島に見られた現象の一つに１島内
のシー／メルティング貴結晶化進行方向の上流側でサブ
グレインバウンダリーが無く、下流側にサブグレインバ
ウンダリーが発生している島が多数存在していたことが
ある。第２図はこの様子を示した図であり、サブグレイ
／バウンダリーがゾーンメルティングの進行方向７の下
流側に発生している。この現象を利用することによって
サブグレインバウンダリーを有しない結晶化Ｓｉ島を形
成することが可能である。
るが、Ｓｉの連結部２はゾーンメルティングの進行方向
（矢印７）に平行になっている。このパターンで再結晶
化した際、結晶化Ｓｉ島に見られた現象の一つに１島内
のシー／メルティング貴結晶化進行方向の上流側でサブ
グレインバウンダリーが無く、下流側にサブグレインバ
ウンダリーが発生している島が多数存在していたことが
ある。第２図はこの様子を示した図であり、サブグレイ
／バウンダリーがゾーンメルティングの進行方向７の下
流側に発生している。この現象を利用することによって
サブグレインバウンダリーを有しない結晶化Ｓｉ島を形
成することが可能である。
すなわち島の長さをサブグレインバウンダリーの発生し
始める個所までの距離以内にすることによって、サブグ
レインバウンダリーの無い島ができる。また、サブグレ
インバウンダリー発生状況は連結部寸法によって異る。
始める個所までの距離以内にすることによって、サブグ
レインバウンダリーの無い島ができる。また、サブグレ
インバウンダリー発生状況は連結部寸法によって異る。
従って、島の寸法と連結部寸法を適切刃条件とすること
Ｋよりサブグレインバウンダリーの無い結晶化ｆＪｒ島
が形成できる。その条件とは、島の面積と連結部の幅に
よるものであるが、高面積が７５００μｍ！以下、連結
幅が５０μｍ８以下という条件である。以下Ｋ、実施例
にてこれら条件等の詳細を述べる。
Ｋよりサブグレインバウンダリーの無い結晶化ｆＪｒ島
が形成できる。その条件とは、島の面積と連結部の幅に
よるものであるが、高面積が７５００μｍ！以下、連結
幅が５０μｍ８以下という条件である。以下Ｋ、実施例
にてこれら条件等の詳細を述べる。
実施例ま
たとえば厚さ５００μｍで表面を鏡面研暦した石英基板
上に、厚さ０．７４μｍの多結晶Ｓ１をＣＶＤ （Ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ １）ｅｐｏｓｌｔｉｏｎ
）により形成した後、多結晶８ｉを第１図の平面図に
示すようなパターンとする。バター二／グにはドライエ
ッチングを使用する。ここで、多結晶Ｓｉ島１の寸法（
島長さＬ３、高幅Ｗ４）や連結部２の寸法（連結長ｔ５
、連結幅ｗ６）については後述する。多結晶３１のバタ
ーニング後、Ｓｉ上を膜厚１．２μｍの８’ｌＣｈ膜で
被覆し、ゾーンメルティング再結晶化する。第３図は高
周波誘導加熱を使用したゾーンメルティング法の説明図
である。
上に、厚さ０．７４μｍの多結晶Ｓ１をＣＶＤ （Ｃｈ
ｅｍｉｃａｌ ｖａｐｏｒ １）ｅｐｏｓｌｔｉｏｎ
）により形成した後、多結晶８ｉを第１図の平面図に
示すようなパターンとする。バター二／グにはドライエ
ッチングを使用する。ここで、多結晶Ｓｉ島１の寸法（
島長さＬ３、高幅Ｗ４）や連結部２の寸法（連結長ｔ５
、連結幅ｗ６）については後述する。多結晶３１のバタ
ーニング後、Ｓｉ上を膜厚１．２μｍの８’ｌＣｈ膜で
被覆し、ゾーンメルティング再結晶化する。第３図は高
周波誘導加熱を使用したゾーンメルティング法の説明図
である。
高周波誘導加熱の発熱体であるカーボンサセプタ９の中
央に細長い突起を設けて、くほみの部分には遮熱板とし
て薄いカーボン板１０を配置すると、カーボンサセプタ
９表面の温度分布は図のように中央が高温になったもの
になる。そこでカーボンサセプタ９上で、前述の手順で
作製したウェハ１１を矢印１２の方向にスライドさせる
と、高温領域１３上の３ｉ層が溶融しウェハの移動に伴
って相対的に溶融部分１４が移動し、ゾーンメルティン
グ再結晶化が進行する。この際、連結されたＳ１島の連
結方向（第１図では横方向）とウエノ・の移動方向（第
３図の矢印１２）が一致してい々ければならない。なお
、再結晶化条件としては、高温領域の温度１４５０Ｃ，
幅１μｍで、ウエノ・移動速度０．５μｍ／Ｓとした。
央に細長い突起を設けて、くほみの部分には遮熱板とし
て薄いカーボン板１０を配置すると、カーボンサセプタ
９表面の温度分布は図のように中央が高温になったもの
になる。そこでカーボンサセプタ９上で、前述の手順で
作製したウェハ１１を矢印１２の方向にスライドさせる
と、高温領域１３上の３ｉ層が溶融しウェハの移動に伴
って相対的に溶融部分１４が移動し、ゾーンメルティン
グ再結晶化が進行する。この際、連結されたＳ１島の連
結方向（第１図では横方向）とウエノ・の移動方向（第
３図の矢印１２）が一致してい々ければならない。なお
、再結晶化条件としては、高温領域の温度１４５０Ｃ，
幅１μｍで、ウエノ・移動速度０．５μｍ／Ｓとした。
また、雰囲気ガスはＮ２ガスである。
このようにして、再結晶化したＳ１島のサブバウンダリ
ー発生状況は、島の寸法や連結部の寸法によって異って
いる。例えば島長さＬｘ島高幅が２００μｍＸ１００μ
ｍの寸法の四角形島では前述のように一部サブグレイン
バウンダリーの無い領域を有している（ゾーンメルティ
ング上流側にサブバウンダリーが存在しない）が、この
寸法ではサブバウンダリーが存在しない島は見られない
。
ー発生状況は、島の寸法や連結部の寸法によって異って
いる。例えば島長さＬｘ島高幅が２００μｍＸ１００μ
ｍの寸法の四角形島では前述のように一部サブグレイン
バウンダリーの無い領域を有している（ゾーンメルティ
ング上流側にサブバウンダリーが存在しない）が、この
寸法ではサブバウンダリーが存在しない島は見られない
。
これに対しこれよりも小さな寸法の島では種々の連結部
寸法で、サブグレインバウンダリーがほとんど無い。第
４図はＬＸＷが５０μｍＸ１００μｍの四角形島におい
て、サブグレインバウンダリー発生状況を連結部寸法に
対して示したものでおる。連結長ｔを縦軸に、連結幅Ｗ
を横軸にとり、各連結部寸法の島でサブグレインバウン
ダリーのほとんど存在しない島を○印で示した。この図
かられかるように、５０μｍＸ１００μｍの島でに連結
長りが１０μｍから２００μｍ、連結幅５ＩＸｒ１から
５０μｍの連結部寸法条件でサブグレインバウンダリー
はほとんど存在しない。サブグレインバウンダリーは、
このように島面積で発生状況が異る。第５図（４）は四
角形島におけるサブグレインバウンダリーの発生状況と
島面積との関係を示すものである。縦軸はサブグレイン
バウンダリー密度で、面積当りのサブグレインバウンダ
リー長さである。島面積が７５００μｍ！以下では、サ
ブグレインバウンダリーがほとんど無いかまったく無く
、良好である。さらに島面積を５０００μｍ２以下とす
ればさらに結晶性の良いものとなる。第５図（６）は連
結幅Ｗが５０μｍの場合でおるが、５０μｍ未満でも同
様である。従って四角形島では、島面積が５０００μｍ
”以下で連結幅Ｗが５０μｍ以下にバターニングするこ
とにより、サブグレインバウンダリーの無い結晶性の良
いものが形成できる。
寸法で、サブグレインバウンダリーがほとんど無い。第
４図はＬＸＷが５０μｍＸ１００μｍの四角形島におい
て、サブグレインバウンダリー発生状況を連結部寸法に
対して示したものでおる。連結長ｔを縦軸に、連結幅Ｗ
を横軸にとり、各連結部寸法の島でサブグレインバウン
ダリーのほとんど存在しない島を○印で示した。この図
かられかるように、５０μｍＸ１００μｍの島でに連結
長りが１０μｍから２００μｍ、連結幅５ＩＸｒ１から
５０μｍの連結部寸法条件でサブグレインバウンダリー
はほとんど存在しない。サブグレインバウンダリーは、
このように島面積で発生状況が異る。第５図（４）は四
角形島におけるサブグレインバウンダリーの発生状況と
島面積との関係を示すものである。縦軸はサブグレイン
バウンダリー密度で、面積当りのサブグレインバウンダ
リー長さである。島面積が７５００μｍ！以下では、サ
ブグレインバウンダリーがほとんど無いかまったく無く
、良好である。さらに島面積を５０００μｍ２以下とす
ればさらに結晶性の良いものとなる。第５図（６）は連
結幅Ｗが５０μｍの場合でおるが、５０μｍ未満でも同
様である。従って四角形島では、島面積が５０００μｍ
”以下で連結幅Ｗが５０μｍ以下にバターニングするこ
とにより、サブグレインバウンダリーの無い結晶性の良
いものが形成できる。
なお、上記寸法条件は、完全なる四角形島だけでなく、
第６図のように角にＲをつけたものや、第７図のように
角をカットしたもの表ど、幾らか変形したものでも差し
支えない。
第６図のように角にＲをつけたものや、第７図のように
角をカットしたもの表ど、幾らか変形したものでも差し
支えない。
″実施例２
上述の実施例１と同様に、石英基板上に連結された多結
晶Ｓｉ島を形成し、８ｉ０２膜で被覆するが、このとき
のＳｉ島のパターンは第８図の通りである。この場合、
多結晶８１島１の形状は３ｉの連結部２につながった下
部分が尖った六角形になっている。その尖った部の前後
端角中１５は６０°及び９０°である。また島長さＬ３
、高幅Ｗ４、連結長ｔ５、連結幅Ｗ６は図のように定義
するものとする。このパターンで前記実施例１と同様な
方法で再結晶化した。
晶Ｓｉ島を形成し、８ｉ０２膜で被覆するが、このとき
のＳｉ島のパターンは第８図の通りである。この場合、
多結晶８１島１の形状は３ｉの連結部２につながった下
部分が尖った六角形になっている。その尖った部の前後
端角中１５は６０°及び９０°である。また島長さＬ３
、高幅Ｗ４、連結長ｔ５、連結幅Ｗ６は図のように定義
するものとする。このパターンで前記実施例１と同様な
方法で再結晶化した。
再結晶化後のサブグレインバウンダリー発生状況は、Ｌ
ｘＷが１００μｍＸ１００μｍ以上の寸法の六角形島で
はサブグレインバウンダリーが発生する。第９図はφ＝
６０°、ｈＸＷ＝１００μｍ×５０μｍの島で、各連結
部寸法でのサブグレインバウンダリー発生状況を示した
ものである。記号は第４図と同じである。図に示したい
ずれの連締部寸法条件でもサブグレインバウンダリーは
はとんど無い。第５図■は六角形島におけるサブグレイ
ンバウンダリーの発生の面積依存性を示すものである。
ｘＷが１００μｍＸ１００μｍ以上の寸法の六角形島で
はサブグレインバウンダリーが発生する。第９図はφ＝
６０°、ｈＸＷ＝１００μｍ×５０μｍの島で、各連結
部寸法でのサブグレインバウンダリー発生状況を示した
ものである。記号は第４図と同じである。図に示したい
ずれの連締部寸法条件でもサブグレインバウンダリーは
はとんど無い。第５図■は六角形島におけるサブグレイ
ンバウンダリーの発生の面積依存性を示すものである。
連結幅Ｗが５０μｍで、φが９０’ のものである。高
面積が７５００μｍ２以下ではサブグレインバウンダリ
ーが無く良好である。連結幅Ｗが５０μｍ以下ではφが
６．０’、９０’いずれの場合でも同様の結果を示す。
面積が７５００μｍ２以下ではサブグレインバウンダリ
ーが無く良好である。連結幅Ｗが５０μｍ以下ではφが
６．０’、９０’いずれの場合でも同様の結果を示す。
従って六角形島ではＬＸＷ以外の尖った部分の面積をも
含めて高面積が７５００μが以下で、連結幅Ｗが２５μ
ｍ以下ではサブグレインバウンダリーが無い。すなわち
、この条件のパターンにすることによりサブグレインバ
ウンダリーの無い島を形成することが可能である。
含めて高面積が７５００μが以下で、連結幅Ｗが２５μ
ｍ以下ではサブグレインバウンダリーが無い。すなわち
、この条件のパターンにすることによりサブグレインバ
ウンダリーの無い島を形成することが可能である。
また、四角形島の場合と同様に上記寸法条件は六角形島
だけではなく、第１０図のように角になだらかにＲをと
った変形したものでもよい。
だけではなく、第１０図のように角になだらかにＲをと
った変形したものでもよい。
なお、ゾーンメルティングの方法としては、高周波誘導
加熱による方法を例にとったが、カーボンストリップヒ
ータによる方法やランプ照射に゛よる方法でも効果は同
じである。さらにはレーザや電子ビームによる方法でも
よい。また、実施例のようＫＳｉの溶融部分の面積が広
いゾーンメルティングでなくとも、スポットビーム々ど
を使用した溶融再結晶化法でもよい。
加熱による方法を例にとったが、カーボンストリップヒ
ータによる方法やランプ照射に゛よる方法でも効果は同
じである。さらにはレーザや電子ビームによる方法でも
よい。また、実施例のようＫＳｉの溶融部分の面積が広
いゾーンメルティングでなくとも、スポットビーム々ど
を使用した溶融再結晶化法でもよい。
また、絶縁基板としては石英のほか、バルク単結晶Ｓｉ
基板の表面ＫＳｊＯｇや５ｉｓＮ４などの絶縁膜を形成
した基板やＳＩＣ基板などでもよい。
基板の表面ＫＳｊＯｇや５ｉｓＮ４などの絶縁膜を形成
した基板やＳＩＣ基板などでもよい。
さらに、多結晶８１のパター二／グはエツチングによる
方法を例に上げたが、ＳＩを残さない個所を酸化してＳ
ｊＯ＊ とするＬＯＣＯＳアイランド法でもよい。
方法を例に上げたが、ＳＩを残さない個所を酸化してＳ
ｊＯ＊ とするＬＯＣＯＳアイランド法でもよい。
また、シーンメルティング再結晶化処理中の保護膜とし
て５ｉｎｓ膜を８１上に被覆したが、被覆膜はこのほか
５ｌｓＮｔ膜や、５ｌｏｔ と８１１Ｎ４の両者の組み
合わせたものなどを用いてもよい。
て５ｉｎｓ膜を８１上に被覆したが、被覆膜はこのほか
５ｌｓＮｔ膜や、５ｌｏｔ と８１１Ｎ４の両者の組み
合わせたものなどを用いてもよい。
さらにまた、再結晶化する半導体層は多結晶Ｓｉの代わ
りに非晶質Ｓｉでもよい。またＳｉのほか、Ｇｅや、Ｇ
ａＡｓ、Ｇａｒｂ、ＧａＰ＋ ＩｎＡｓ。
りに非晶質Ｓｉでもよい。またＳｉのほか、Ｇｅや、Ｇ
ａＡｓ、Ｇａｒｂ、ＧａＰ＋ ＩｎＡｓ。
Ｉｎ８ｂ、ＩｎＰがどのｍ−ｖ族化合物半導体、及びＧ
ａＡｔＡｌ１ ｅどの混晶でもよい。まだ７．ｎｆ３
ｅ。
ａＡｔＡｌ１ ｅどの混晶でもよい。まだ７．ｎｆ３
ｅ。
ｚｎ’ｌ’ｅ等の１−■族生導体を使用してもよい。
本発明によれば、適切なる島寸法及び連結部寸法の条件
を用いることにより、サブグレインバウンダリーのほと
んど存在しない結晶化Ｓｉ層を形成できる。サブグレイ
ンバウンダリーのある結晶化Ｓｔ層では、素子へ応用し
たとき、チャンネル長が短く女るにつれサブグレインバ
ウンダリーテの異常拡散等が無視できなくなるが、サブ
グレインバウンダリーをなくすことによりこのような心
配はなく、性能の低下をきたすことなく高集積ＬＳＩ等
に適用することが可能である。
を用いることにより、サブグレインバウンダリーのほと
んど存在しない結晶化Ｓｉ層を形成できる。サブグレイ
ンバウンダリーのある結晶化Ｓｔ層では、素子へ応用し
たとき、チャンネル長が短く女るにつれサブグレインバ
ウンダリーテの異常拡散等が無視できなくなるが、サブ
グレインバウンダリーをなくすことによりこのような心
配はなく、性能の低下をきたすことなく高集積ＬＳＩ等
に適用することが可能である。
第１図は本発明による半導体基板の製造方法における半
導体層パターンの一実施例を示す平面図、第２図は従来
の半導体基板の製造方法による欠点を示す説明図、第３
図は本発明による半導体基板の製造方法に用いるゾーン
メルティング再結晶化法を示す説明図、第４図および第
５図（Ａ（Ｂはそれぞれ半導体パターンの寸法とサブグ
レインバウンダリーの有無の関係を示すグラフ、第６図
および第７図は本発明による半導体基板の製造方法によ
る半導体層パターンの他の実施例を示す平面図、第８図
は本発明による半導体基板の製造方法による半導体層パ
ターンの他の実施例を示す平面図、第９図は第８図に示
す半導体層パターンの寸法とサブグレインバウンダリー
の有無の関係を示すグラフ、第１０図は本発明による半
導体基板の製造方法による半導体層パターンの他の実施
例を示す平面図である。 １・・・多結晶ＳＩ島、２・・・Ｓｉの連結部、３・・
・島長さり、４・・・高幅Ｗ、５・・・連結長ｔ、
６・・・連結幅Ｗ１７・・・ゾーンメルティング方向、
８・・・サブグレインバウンダリー。
導体層パターンの一実施例を示す平面図、第２図は従来
の半導体基板の製造方法による欠点を示す説明図、第３
図は本発明による半導体基板の製造方法に用いるゾーン
メルティング再結晶化法を示す説明図、第４図および第
５図（Ａ（Ｂはそれぞれ半導体パターンの寸法とサブグ
レインバウンダリーの有無の関係を示すグラフ、第６図
および第７図は本発明による半導体基板の製造方法によ
る半導体層パターンの他の実施例を示す平面図、第８図
は本発明による半導体基板の製造方法による半導体層パ
ターンの他の実施例を示す平面図、第９図は第８図に示
す半導体層パターンの寸法とサブグレインバウンダリー
の有無の関係を示すグラフ、第１０図は本発明による半
導体基板の製造方法による半導体層パターンの他の実施
例を示す平面図である。 １・・・多結晶ＳＩ島、２・・・Ｓｉの連結部、３・・
・島長さり、４・・・高幅Ｗ、５・・・連結長ｔ、
６・・・連結幅Ｗ１７・・・ゾーンメルティング方向、
８・・・サブグレインバウンダリー。
Claims (1)
- 【特許請求の範囲】 １、絶縁物上に複数個の島状半導体層を形成し、該半導
体層を溶融再結晶化する半導体基板の製造方法において
、前記島状半導体層の上面の面積が７５００μｍ＾２以
下であり、かつ島状半導体層相互間を連結する半導体連
結部の上面の幅が５０μｍ以下であることを特徴とする
半導体基板の製造方法。 ２、特許請求の範囲第１項において、前記島状半導体層
の上面の形状が四角形であり、またその面積が５０００
μｍ＾２以下であることを特徴とする半導体基板の製造
方法。 ３、特許請求の範囲第１項において、前記島状半導体層
の上面の形状が六角形であり、かつ前記半導体連結部の
幅が５０μｍ以下であることを特徴とする半導体基板の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142033A JPS6120314A (ja) | 1984-07-09 | 1984-07-09 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59142033A JPS6120314A (ja) | 1984-07-09 | 1984-07-09 | 半導体基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6120314A true JPS6120314A (ja) | 1986-01-29 |
Family
ID=15305801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59142033A Pending JPS6120314A (ja) | 1984-07-09 | 1984-07-09 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6120314A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205184B2 (en) * | 1997-10-14 | 2007-04-17 | Samsung Electronics Co., Ltd. | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display |
-
1984
- 1984-07-09 JP JP59142033A patent/JPS6120314A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7205184B2 (en) * | 1997-10-14 | 2007-04-17 | Samsung Electronics Co., Ltd. | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4371421A (en) | Lateral epitaxial growth by seeded solidification | |
| US4670088A (en) | Lateral epitaxial growth by seeded solidification | |
| US4498951A (en) | Method of manufacturing single-crystal film | |
| JPH0732124B2 (ja) | 半導体装置の製造方法 | |
| EP0087426B1 (en) | Lateral epitaxial growth by seeded solidification | |
| Celler et al. | Seeded recrystallization of thick polysilicon films on oxidized 3‐in. wafers | |
| JPS6120314A (ja) | 半導体基板の製造方法 | |
| Kobayashi et al. | Zone-melting recrystallization of polycrystalline silicon films on fused silica substrates using RF-Heated carbon susceptor | |
| JPS6147627A (ja) | 半導体装置の製造方法 | |
| JPS6167217A (ja) | 半導体基板の製造方法 | |
| Tamura et al. | Laser-Induced Lateral, Vertically-Seeded Epitaxial Regrowth of Deposited Si Films over Various SiO2 Patterns | |
| JPS60136306A (ja) | 半導体基板の製造方法 | |
| Cline | Silicon thin films formed on an insulator by recrystallization | |
| JPS6091622A (ja) | 半導体基板の製造方法 | |
| JPH0136972B2 (ja) | ||
| JPH0770479B2 (ja) | 半導体装置の製造方法 | |
| JPS5886716A (ja) | 単結晶半導体膜形成法 | |
| JP2892321B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62179112A (ja) | Ｓｏｉ構造形成方法 | |
| JPS59194422A (ja) | 半導体層の単結晶化方法 | |
| JP2656466B2 (ja) | 半導体基板の製造方法 | |
| JPH04214615A (ja) | 半導体デバイスの製造方法 | |
| JPS60106124A (ja) | 絶縁基板上への半導体薄膜形成方法 | |
| JPS61106484A (ja) | 半導体装置用基板及びその製造方法 | |
| JPS61201414A (ja) | シリコン単結晶層の製造方法 |