JPS6167217A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS6167217A
JPS6167217A JP59187943A JP18794384A JPS6167217A JP S6167217 A JPS6167217 A JP S6167217A JP 59187943 A JP59187943 A JP 59187943A JP 18794384 A JP18794384 A JP 18794384A JP S6167217 A JPS6167217 A JP S6167217A
Authority
JP
Japan
Prior art keywords
island
semiconductor layers
layer
islands
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59187943A
Other languages
English (en)
Inventor
Akira Fukami
深見　彰
Yutaka Kobayashi
裕 小林
Yoshikazu Hosokawa
細川　義和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP59187943A priority Critical patent/JPS6167217A/ja
Publication of JPS6167217A publication Critical patent/JPS6167217A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02543—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02549—Antimonides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/0256—Selenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02562—Tellurides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は絶縁基板上に高結晶品質の半導体層を形成した
半導体基板、いわゆるＢ　□　■（５ｉｌｉｃｏｎｏｎ
　１ｎｓｕｌａｔｏｒ）基板の製造方法に関する。
〔発明の背景〕
絶縁基板上に高結晶品質（単結晶）の半導体層を形成す
る方法として、絶縁基板上へ多結晶または非晶質シリコ
ン（Ｓｉ）ｔ−堆積し、これを溶融し再結晶化する方法
が知られている。溶融再結晶化の方法としては、レーザ
ビームや電子ビームを照射して走査する方法や、カーボ
ンストリップヒータや高周波誘導加熱によるゾーンメル
ティング法などが用いられている。ゾーンメルティング
法は、Ｉ　ＥＥＥ　　Ｅｔｅｃｔｒｏｎ　［）ｅＶ、Ｌ
ｅｔｔｏＭｏｌ、　ＥＤＬ　−２、ＡＩＯ（１９８１）
Ｐ−２４１に掲載のＥｌＷ、Ｍａｂ３’らの”　ＭＯ８
ＦＥＴ’Ｓ　　ｏｎ　３ｉ１ｉｃｏｎｐｒｅｐａｒｅｄ
　ｂｙ　Ｍｏｖｉｎｇ　Ｍｅｌｔ　ｚｏｎｅ　１ｅｃｒ
ｙｓｔａ１１ｉｚａｔｉｏｎ　ｏｆ　）ｉ：ｎｃａｐｓ
ｕｌａｔｅｄ　ｐｏｌｙｃｒｙｓｔａｌｌｉｎｅＳｉｌ
ｉｃｏｎ　ｏｎ　ａｎ　工ｎｓｕｌａｔｉｎｇ　５ｕｂ
ｓｔｒａｔｅ　’に述べられているように、Ｓｉ層を帯
状に溶融し、この溶融帯を移動させることによりウェハ
（ここではＳ１層の形成された基板のこと）の一端から
一端へと順次再結晶化する方法である。この方法により
絶縁基板上に面方位（１００）の結晶化Ｓｉ層が形成で
きる。これはカーボンストリップヒータを使用し念もの
であるが、他に加熱源としてはランプがあり、Ａｐｐｌ
、　Ｐｈｙｓ、　Ｌｅｔｔ、　、　４１（１９８２）Ｐ
−８２４０ＴＸＪ、　５ｔｕｌｔｚ　らの１Ａｒｃ　ｌ
ａｍｐ　ｚｏｎｅ　ｍｅｌｔｉｎｇ　ａｎｄ　ｒｅｃｒ
ｙｓｔａｌｌ　−１ｚａｔｉｏｎ　ｏｆ　３ｉｆｉ１ｍ
ｓ　ｏｎ　Ｑｘｉｄｉｚｅｄ　５ｉｌｉｃｏｎｓｕｂｓ
ｔｒａｔｅｓ”に報告されている。この場合も絶縁基板
上に（１００）面方位の結晶化３ｉ層が得られている。
これらはいずれも単結晶ｓｉ基板の上にシリコン酸化膜
（Ｓｌｏｚ膜）を形成したものを、絶縁基板としたもの
である。
発明者らは、ストリップヒータやランプ加熱ではなく高
周波誘導加熱を使用して帯状の高温領域を作り、同様の
ゾーンメルティング法を行って（１００）面方位の結晶
化ｓ＊／ｗｔ得ているが、前記の報告と大きく異なるの
は絶縁基板として石英を使用している点である。ここで
問題となったのは、石英上の３ｉ層をゾーンメルチイン
ク法で再結晶化すると、再結晶８１層中にクラックが発
生してしまうことである。クラックの原因は、石英とＳ
ｉ層との熱膨張係数が犬きく異なるために８１層中に引
張応力が生じるためである。前記文献では、Ｓｉ基板上
に薄いＳｉＱ、膜を形成し念ものであるため熱膨張係数
に差はなくクラックの問題はないが、石英を使用したと
きにはクラックの発生を防止する必要があった。
そこでクラック防止のために再結晶化処理前に多結晶３
ｉ層を島状に分離しておき、再結晶化後に生ずる引張応
力を緩和する方法を試み、クラックを防止することがで
きた。ここで重要なのは、多結晶３ｉ島の間を細い３ｉ
層で連結することである。第１図は連結され友多結晶Ｂ
ｉ島のパターンを示したものである。連結部分１は後述
するように、島状に分離しない場合と同様に（１００）
面方位の結晶化５ｉｔ−形成するために、ゾーンメルテ
ィング再結晶化を生せしめるものである。しかしながら
、几だ単に連結すれば（１００）面になるというわけで
はなく、（１００）面とするための適切な寸法条件等が
必要であつ友。
〔発明の目的〕
本発明の目的は、絶縁基板上にクラックが発生すること
なく面方位（Ｚｏｏ）の単結晶３ｉ島を形成するための
方法を提供することにある。
〔発明の概要〕
かかる目的を達成するために、本発明は（１００）面の
単結晶３ｉ島が形成されるような適切なる連結部分の寸
法等の条件を選ぶようにしたものである。
先に述べ念ように、ゾーンメルティング再結晶化が生じ
るとき、すなわち基板面に平行なある一定方向（以下、
横方向という）への再結晶化が進行するときに（１００
）面方位の結晶化Ｓｉが形成されることが知られている
。第１図において、多結晶Ｓｉ島２の寸法（島の長さＬ
１島の幅Ｗ）は通常ゾーンメルティング再結晶化のため
の高温領域（ストリップヒータならヒータによって加熱
される部分）の寸法より小さい。従って、もし連結部分
１がなければ再結晶化処理時に８１島全体が溶融し、そ
の熱が３ｉ島内にこもってしまうため、再結晶が横方向
へ進行するものとはならない。
そのため再結晶化３ｉの面方位ｔ！（１００）にはなら
ず、発明者らの実験によれば（１１１）であった。連結
部分１は横方向の再結晶化を起こさせる几めに、Ｓｉ島
内に熱がこもらないように熱を流すようにしたものであ
る。従って、たとえ連結してあっても熱の流れが不十分
なものであれば（１００）面方位にはならず、（１１，
１）や他の面になってしまう。
連結されたＳｉ島をウェハの端から端へとすべて（１０
０）面とする念めには、ゾーンメルチインク再結晶化を
進行させるための熱の流れを生せしめるに足る連結部分
の寸法等の条件を選ぶ必要がある。また連結部分１０寸
法は、連結されたＳ１島間で（１００）面方位の結晶が
連続するように、結晶方位の情報伝達が行なわれるほど
の寸法であればよい。これらを考慮して島の形状や寸法
に対応して適切なる寸法の連結部分を設ければ、ウェハ
内のすべての３ｉ島ｔ−（１００）面の単結晶にするこ
とができる。
〔発明の実施例〕
実施例１ 厚さ５００μｍで表面を鏡面研摩した石英基板上に、厚
さ０．７５μｍの多結晶Ｓｉ層をＣＶＤにより形成し几
後ドライエツチングにより第１図の平面に示すようなパ
ターニングを施す。多結晶３ｉ島２の寸法（島の長さＬ
１島の幅Ｗ）や連結部分１０寸法（連結長ｔ１連結幅Ｗ
）は後述する。
バターニングの後、Ｓｉ層上を膜Ｊ１１．２μｆｆ１）
８ｊ０２　膜で被覆しゾーンメルチインク法により再結
晶化する。第２図は高周波誘導加熱を使用したゾーンメ
ルチインク法の説明図である。高周波誘導加熱の発熱体
であるカーボンサセプタ７の中央に細長い突起を設けて
、くぼみの部分には遮熱板としての薄いカーボン板８を
配置すると、カーボンサセプタ表面の温度分布は図のよ
うに中央が高温になつ友ものになる。そこでカーボンサ
セプタ上で、前記の手順で作製したウェハ９をスライド
させると、高温領域１０上の３ｉ層が溶融しウェハの移
動に伴って相対的に溶融部分１１が移動し、ゾーンメル
ティング法による再結晶化が進行する。この際、連結さ
れたＳｉ島の連結方向（第１図では横方向）とウェハの
移動方向（第２図の矢印１２）が一致していなければル
らない。なお、再結晶化処理条件としては、高温領域の
温度１４５０　ｔ、幅ＩＢで、ウェハ移動速度０．５ｗ
／Ｓとした。また雰囲気ガスはＮ２である。
このＬうにして再結晶化した３ｉ島の面方位を調べたと
ころ、島の寸法や連結部分の寸法によって異っていた。
第３図は島の長さＬＸ島の幅Ｗが２００μｍＸ２００μ
ｍの大きさの四角形島において、面方位と連結部分１の
寸法との関係を示したものである。各連結長を及び連結
幅Ｗの所に記されたＯ×記号は面方位の判定記号で、Ｏ
印は連結された３ｉ島列のすべての３ｉ島が（１００）
になったものである。Ｘ印はそれ以外で、（１００）以
外の面の島を含む連結された３ｉ島列を示す。
従ってＸ印はその列のすべてのＳｉ島が（１００）面で
ないというわけではな（、（１００）面のＢｉ島が多数
存在するが、他の面の島も含まれているという場合が多
い。この図から、図中曲線１３の右側（矢印１４側）の
連結部分寸法ならば、その条件のＳｉ島はすべて（１０
０）面になることがわかる。同様に、島の長さＬＸ島の
幅Ｗが２００μｍｘ２００μｍから５０μｍｘ２５μｍ
の寸法の島について、連結幅Ｗが島の幅Ｗを越えない範
囲で種々の連結部分の寸法の島の面方位を検討した。そ
の結果、これらの四角形島では島の大きさに関係なく、
第４図の斜線の領域１５で示した連結部分寸法で（１０
０）面方位となることがわかった。直線１６の方程式は
、ｚ＝２ｗであるので、四角形島では連結部分の寸法が
ｔく２Ｗとなるような条件とすれば（１００）面方位の
３ｉ島が得られる。
実施例２ 上述しｆｃ実施例１と同様に、石英基板上に連結された
多結晶３ｉ島を形成し、Ｓ’０２　　膜で被覆するが、
このときのＳｉ島のパターンは第５図の通りである。こ
の場合、Ｂｉ島２の形状は連結部分１につながった部分
が尖った六角形になっている。その尖った部分の前後端
角φは６０°及び９０°である。また島の長さＬ１島の
幅Ｗ１連結長ｔ１連結幅Ｗは図のように定義するものと
する。
このパターンで実施例１と同様に再結晶化した。
第６図はφ＝４５°、島の長さＬＸ島の幅Ｗが２００μ
ｍＸ１００μｍの島について、第３図と同様の面方位判
定結果を示したものである。○印が連結された３ｉ島が
すべて（１００）面になつ几連結部分寸法条件である。
曲線、１３の右側（矢印１４側）の連結部分寸法ならば
（１００）面になることがわかる。同様の検討を島の長
さＬＸ島の幅Ｗが２００μｍｘ１００μｍから１００μ
ｍＸ５Ｏ鄭ｍの寸法で、φが６０°と９０°について行
ったところ、第７図の斜線の領域１５の連結部分寸法で
（１００）面の３ｉ島が形成されていた。直線１６の方
程式は、ｔ＝３Ｗであるので、六角形島では連結部分の
寸法がｔく３Ｗとなるような条件とすれば（１００）面
方位のＳｉ島が得られる。
なお、ゾーンメルチインクの方法としては、高周波誘導
加熱による方法を例にあげたが、カーボンストリップヒ
ータによる方法やランプ加熱による方法、さらにはレー
ザビームや電子ビームによる方法でもよい。また、実施
例で述べたゾーンメルチインクのように、Ｓｉの溶融部
分の面積が広いものでなく、スポットビームなどを使用
した溶融再結晶化法でもよい。
また、絶縁基板としては石英基板のほか、単結晶３ｉ基
板の表面に８１（ｈや５Ｌ３Ｎ４などの絶縁膜を形成し
た基板などでもよい。
さらに、第１図や第５図のような多結晶３ｉ島をエツチ
ングによってパターニングしたが、Ｓｉを残さない個所
を熱酸化するＬＯＣＯ８アイランド法によってパターン
を形成してもよい。
また、再結晶化処理中の保獲膜としてＳ　Ｉ　Ｑ２膜全
Ｓｌ上に被覆したが、被覆膜はこのほか５ｊ３Ｎ４膜や
、Ｓ！０２と５ｊ３Ｎ４の両者を組み合わせたものを用
いてもよい。
さらにま之、再結晶化する半導体層は多結晶３ｉの代わ
りに非晶質Ｓｉでもよい。またＳｉのほか、Ｇｅや、Ｇ
ａＡｓ、Ｇａｒｂ、ＧａＰ、ＩｎＡＳ。
ＩｎＳｂ、Ｉ口Ｐなどの■−■族化合物半導体及びＧａ
ＡｔＡｓなどの混晶でもよい。またＺｎ５ｅ。
ＺｎＴｅ等の■−■族牛導体を使用してもよい。
〔発明の効果〕
本発明によれば、適切なる連結部分の条件を用いること
により、（１００）面方位の単結晶３ｉ島が形成できる
。
【図面の簡単な説明】
第１図は本発明の一実施例になる再結晶化処理前の多結
晶３ｉのパターンを示す平面図、第２図はゾーンメルチ
インク再結晶化処理法の一例を説明する図、第３図は第
１図のパターンで再結晶化したときの面方位と連結部分
寸法との関係を示した実験結果の図、第４図は第１図の
パターンにおいて（１００）面方位になる条件を表わす
図、第５図は本発明の他の実施例になる再結晶化処理前
の多結晶３ｉのパターンを示す平面図、第６図は第５図
のパターンで再結晶化したときの面方位と連結部分寸法
との関係を示した実験結果の図、第７図は第５図のパタ
ーンにおいて（１００）面方位になる条件を表わす図で
ある。 １・・・３ｉの連結部分、２・・・多結晶３ｉ島、７・
・・カーボンサセプタ、８・・・カーボン板（遮熱板）
、９・・・ウェハ、１０・・・高温領域、１１・・・溶
融部分、１２・・・ウェハ移動方向を示す矢印、Ｌ・・
・島の長さ、Ｗ・・・島の幅、ｔ・・・連結長、Ｗ・・
・連結幅。

Claims (1)

  1. 【特許請求の範囲】 １、絶縁基板あるいは絶縁膜上に複数個の島状半導体層
    を形成し、該半導体層を溶融再結晶化する半導体基板の
    製造方法において、前記島状半導体層の形状が多角形で
    あり、かつ半導体層相互間が長さｌ、幅ｗとしたときｌ
    ≦３ｗを満たす半導体層で連結されていることを特徴と
    する半導体基板の製造方法。 ２、特許請求の範囲第１項において、前記島状半導体層
    の形状が四角形であり、かつ半導体層相互間が長さｌ、
    幅ｗとしたときｌ≦２ｗを満たす半導体層で連結されて
    いることを特徴とする半導体基板の製造方法。
JP59187943A 1984-09-10 1984-09-10 半導体基板の製造方法 Pending JPS6167217A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59187943A JPS6167217A (ja) 1984-09-10 1984-09-10 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59187943A JPS6167217A (ja) 1984-09-10 1984-09-10 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPS6167217A true JPS6167217A (ja) 1986-04-07

Family

ID=16214887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59187943A Pending JPS6167217A (ja) 1984-09-10 1984-09-10 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6167217A (ja)

Similar Documents

Publication Publication Date Title
US4670088A (en) Lateral epitaxial growth by seeded solidification
US4371421A (en) Lateral epitaxial growth by seeded solidification
US4585493A (en) Grain-driven zone-melting of silicon films on insulating substrates
EP0087426B1 (en) Lateral epitaxial growth by seeded solidification
JPS6167217A (ja) 半導体基板の製造方法
JPH027415A (ja) Ｓｏｉ薄膜形成方法
JPH04298020A (ja) シリコン薄膜結晶の製造方法
JPS6120314A (ja) 半導体基板の製造方法
JPS61187223A (ja) 半導体層の再結晶化方法
JP2532252B2 (ja) Ｓｏｉ基板の製造方法
JPS6091622A (ja) 半導体基板の製造方法
JPH0770479B2 (ja) 半導体装置の製造方法
JPS61251115A (ja) 絶縁膜上の半導体単結晶成長方法
JP2892321B2 (ja) 半導体装置及びその製造方法
JPH01119076A (ja) 酸化物超伝導体膜の製造方法
JPS6379953A (ja) 単結晶薄膜の製造方法
JPS60106124A (ja) 絶縁基板上への半導体薄膜形成方法
JPS6083322A (ja) 半導体薄膜の結晶化方法
JPS5860697A (ja) シリコン単結晶膜形成法
JPS59194422A (ja) 半導体層の単結晶化方法
JPS6126598A (ja) ゲルマニウム薄膜結晶の製造方法
JP2601953B2 (ja) 半導体単結晶膜の製造方法
JPH02150017A (ja) 薄膜半導体
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPH0334847B2 (ja)