JPS6167217A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JPS6167217A JPS6167217A JP59187943A JP18794384A JPS6167217A JP S6167217 A JPS6167217 A JP S6167217A JP 59187943 A JP59187943 A JP 59187943A JP 18794384 A JP18794384 A JP 18794384A JP S6167217 A JPS6167217 A JP S6167217A
- Authority
- JP
- Japan
- Prior art keywords
- island
- semiconductor layers
- layer
- islands
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02543—Phosphides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02549—Antimonides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/0256—Selenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02551—Group 12/16 materials
- H01L21/02562—Tellurides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は絶縁基板上に高結晶品質の半導体層を形成した
半導体基板、いわゆるB □ ■(5iliconon
1nsulator)基板の製造方法に関する。
半導体基板、いわゆるB □ ■(5iliconon
1nsulator)基板の製造方法に関する。
絶縁基板上に高結晶品質(単結晶)の半導体層を形成す
る方法として、絶縁基板上へ多結晶または非晶質シリコ
ン(Si)t−堆積し、これを溶融し再結晶化する方法
が知られている。溶融再結晶化の方法としては、レーザ
ビームや電子ビームを照射して走査する方法や、カーボ
ンストリップヒータや高周波誘導加熱によるゾーンメル
ティング法などが用いられている。ゾーンメルティング
法は、I EEE Etectron [)eV、L
ettoMol、 EDL −2、AIO(1981)
P−241に掲載のElW、Mab3’らの” MO8
FET’S on 3i1iconprepared
by Moving Melt zone 1ecr
ysta11ization of )i:ncaps
ulated polycrystallineSil
icon on an 工nsulating 5ub
strate ’に述べられているように、Si層を帯
状に溶融し、この溶融帯を移動させることによりウェハ
(ここではS1層の形成された基板のこと)の一端から
一端へと順次再結晶化する方法である。この方法により
絶縁基板上に面方位(100)の結晶化Si層が形成で
きる。これはカーボンストリップヒータを使用し念もの
であるが、他に加熱源としてはランプがあり、Appl
、 Phys、 Lett、 、 41(1982)P
−8240TXJ、 5tultz らの1Arc l
amp zone melting and recr
ystall −1zation of 3ifi1m
s on Qxidized 5iliconsubs
trates”に報告されている。この場合も絶縁基板
上に(100)面方位の結晶化3i層が得られている。
る方法として、絶縁基板上へ多結晶または非晶質シリコ
ン(Si)t−堆積し、これを溶融し再結晶化する方法
が知られている。溶融再結晶化の方法としては、レーザ
ビームや電子ビームを照射して走査する方法や、カーボ
ンストリップヒータや高周波誘導加熱によるゾーンメル
ティング法などが用いられている。ゾーンメルティング
法は、I EEE Etectron [)eV、L
ettoMol、 EDL −2、AIO(1981)
P−241に掲載のElW、Mab3’らの” MO8
FET’S on 3i1iconprepared
by Moving Melt zone 1ecr
ysta11ization of )i:ncaps
ulated polycrystallineSil
icon on an 工nsulating 5ub
strate ’に述べられているように、Si層を帯
状に溶融し、この溶融帯を移動させることによりウェハ
(ここではS1層の形成された基板のこと)の一端から
一端へと順次再結晶化する方法である。この方法により
絶縁基板上に面方位(100)の結晶化Si層が形成で
きる。これはカーボンストリップヒータを使用し念もの
であるが、他に加熱源としてはランプがあり、Appl
、 Phys、 Lett、 、 41(1982)P
−8240TXJ、 5tultz らの1Arc l
amp zone melting and recr
ystall −1zation of 3ifi1m
s on Qxidized 5iliconsubs
trates”に報告されている。この場合も絶縁基板
上に(100)面方位の結晶化3i層が得られている。
これらはいずれも単結晶si基板の上にシリコン酸化膜
(Sloz膜)を形成したものを、絶縁基板としたもの
である。
(Sloz膜)を形成したものを、絶縁基板としたもの
である。
発明者らは、ストリップヒータやランプ加熱ではなく高
周波誘導加熱を使用して帯状の高温領域を作り、同様の
ゾーンメルティング法を行って(100)面方位の結晶
化s*/wt得ているが、前記の報告と大きく異なるの
は絶縁基板として石英を使用している点である。ここで
問題となったのは、石英上の3i層をゾーンメルチイン
ク法で再結晶化すると、再結晶81層中にクラックが発
生してしまうことである。クラックの原因は、石英とS
i層との熱膨張係数が犬きく異なるために81層中に引
張応力が生じるためである。前記文献では、Si基板上
に薄いSiQ、膜を形成し念ものであるため熱膨張係数
に差はなくクラックの問題はないが、石英を使用したと
きにはクラックの発生を防止する必要があった。
周波誘導加熱を使用して帯状の高温領域を作り、同様の
ゾーンメルティング法を行って(100)面方位の結晶
化s*/wt得ているが、前記の報告と大きく異なるの
は絶縁基板として石英を使用している点である。ここで
問題となったのは、石英上の3i層をゾーンメルチイン
ク法で再結晶化すると、再結晶81層中にクラックが発
生してしまうことである。クラックの原因は、石英とS
i層との熱膨張係数が犬きく異なるために81層中に引
張応力が生じるためである。前記文献では、Si基板上
に薄いSiQ、膜を形成し念ものであるため熱膨張係数
に差はなくクラックの問題はないが、石英を使用したと
きにはクラックの発生を防止する必要があった。
そこでクラック防止のために再結晶化処理前に多結晶3
i層を島状に分離しておき、再結晶化後に生ずる引張応
力を緩和する方法を試み、クラックを防止することがで
きた。ここで重要なのは、多結晶3i島の間を細い3i
層で連結することである。第1図は連結され友多結晶B
i島のパターンを示したものである。連結部分1は後述
するように、島状に分離しない場合と同様に(100)
面方位の結晶化5it−形成するために、ゾーンメルテ
ィング再結晶化を生せしめるものである。しかしながら
、几だ単に連結すれば(100)面になるというわけで
はなく、(100)面とするための適切な寸法条件等が
必要であつ友。
i層を島状に分離しておき、再結晶化後に生ずる引張応
力を緩和する方法を試み、クラックを防止することがで
きた。ここで重要なのは、多結晶3i島の間を細い3i
層で連結することである。第1図は連結され友多結晶B
i島のパターンを示したものである。連結部分1は後述
するように、島状に分離しない場合と同様に(100)
面方位の結晶化5it−形成するために、ゾーンメルテ
ィング再結晶化を生せしめるものである。しかしながら
、几だ単に連結すれば(100)面になるというわけで
はなく、(100)面とするための適切な寸法条件等が
必要であつ友。
本発明の目的は、絶縁基板上にクラックが発生すること
なく面方位(Zoo)の単結晶3i島を形成するための
方法を提供することにある。
なく面方位(Zoo)の単結晶3i島を形成するための
方法を提供することにある。
かかる目的を達成するために、本発明は(100)面の
単結晶3i島が形成されるような適切なる連結部分の寸
法等の条件を選ぶようにしたものである。
単結晶3i島が形成されるような適切なる連結部分の寸
法等の条件を選ぶようにしたものである。
先に述べ念ように、ゾーンメルティング再結晶化が生じ
るとき、すなわち基板面に平行なある一定方向(以下、
横方向という)への再結晶化が進行するときに(100
)面方位の結晶化Siが形成されることが知られている
。第1図において、多結晶Si島2の寸法(島の長さL
1島の幅W)は通常ゾーンメルティング再結晶化のため
の高温領域(ストリップヒータならヒータによって加熱
される部分)の寸法より小さい。従って、もし連結部分
1がなければ再結晶化処理時に81島全体が溶融し、そ
の熱が3i島内にこもってしまうため、再結晶が横方向
へ進行するものとはならない。
るとき、すなわち基板面に平行なある一定方向(以下、
横方向という)への再結晶化が進行するときに(100
)面方位の結晶化Siが形成されることが知られている
。第1図において、多結晶Si島2の寸法(島の長さL
1島の幅W)は通常ゾーンメルティング再結晶化のため
の高温領域(ストリップヒータならヒータによって加熱
される部分)の寸法より小さい。従って、もし連結部分
1がなければ再結晶化処理時に81島全体が溶融し、そ
の熱が3i島内にこもってしまうため、再結晶が横方向
へ進行するものとはならない。
そのため再結晶化3iの面方位t!(100)にはなら
ず、発明者らの実験によれば(111)であった。連結
部分1は横方向の再結晶化を起こさせる几めに、Si島
内に熱がこもらないように熱を流すようにしたものであ
る。従って、たとえ連結してあっても熱の流れが不十分
なものであれば(100)面方位にはならず、(11,
1)や他の面になってしまう。
ず、発明者らの実験によれば(111)であった。連結
部分1は横方向の再結晶化を起こさせる几めに、Si島
内に熱がこもらないように熱を流すようにしたものであ
る。従って、たとえ連結してあっても熱の流れが不十分
なものであれば(100)面方位にはならず、(11,
1)や他の面になってしまう。
連結されたSi島をウェハの端から端へとすべて(10
0)面とする念めには、ゾーンメルチインク再結晶化を
進行させるための熱の流れを生せしめるに足る連結部分
の寸法等の条件を選ぶ必要がある。また連結部分10寸
法は、連結されたS1島間で(100)面方位の結晶が
連続するように、結晶方位の情報伝達が行なわれるほど
の寸法であればよい。これらを考慮して島の形状や寸法
に対応して適切なる寸法の連結部分を設ければ、ウェハ
内のすべての3i島t−(100)面の単結晶にするこ
とができる。
0)面とする念めには、ゾーンメルチインク再結晶化を
進行させるための熱の流れを生せしめるに足る連結部分
の寸法等の条件を選ぶ必要がある。また連結部分10寸
法は、連結されたS1島間で(100)面方位の結晶が
連続するように、結晶方位の情報伝達が行なわれるほど
の寸法であればよい。これらを考慮して島の形状や寸法
に対応して適切なる寸法の連結部分を設ければ、ウェハ
内のすべての3i島t−(100)面の単結晶にするこ
とができる。
実施例1
厚さ500μmで表面を鏡面研摩した石英基板上に、厚
さ0.75μmの多結晶Si層をCVDにより形成し几
後ドライエツチングにより第1図の平面に示すようなパ
ターニングを施す。多結晶3i島2の寸法(島の長さL
1島の幅W)や連結部分10寸法(連結長t1連結幅W
)は後述する。
さ0.75μmの多結晶Si層をCVDにより形成し几
後ドライエツチングにより第1図の平面に示すようなパ
ターニングを施す。多結晶3i島2の寸法(島の長さL
1島の幅W)や連結部分10寸法(連結長t1連結幅W
)は後述する。
バターニングの後、Si層上を膜J11.2μff1)
8j02 膜で被覆しゾーンメルチインク法により再結
晶化する。第2図は高周波誘導加熱を使用したゾーンメ
ルチインク法の説明図である。高周波誘導加熱の発熱体
であるカーボンサセプタ7の中央に細長い突起を設けて
、くぼみの部分には遮熱板としての薄いカーボン板8を
配置すると、カーボンサセプタ表面の温度分布は図のよ
うに中央が高温になつ友ものになる。そこでカーボンサ
セプタ上で、前記の手順で作製したウェハ9をスライド
させると、高温領域10上の3i層が溶融しウェハの移
動に伴って相対的に溶融部分11が移動し、ゾーンメル
ティング法による再結晶化が進行する。この際、連結さ
れたSi島の連結方向(第1図では横方向)とウェハの
移動方向(第2図の矢印12)が一致していなければル
らない。なお、再結晶化処理条件としては、高温領域の
温度1450 t、幅IBで、ウェハ移動速度0.5w
/Sとした。また雰囲気ガスはN2である。
8j02 膜で被覆しゾーンメルチインク法により再結
晶化する。第2図は高周波誘導加熱を使用したゾーンメ
ルチインク法の説明図である。高周波誘導加熱の発熱体
であるカーボンサセプタ7の中央に細長い突起を設けて
、くぼみの部分には遮熱板としての薄いカーボン板8を
配置すると、カーボンサセプタ表面の温度分布は図のよ
うに中央が高温になつ友ものになる。そこでカーボンサ
セプタ上で、前記の手順で作製したウェハ9をスライド
させると、高温領域10上の3i層が溶融しウェハの移
動に伴って相対的に溶融部分11が移動し、ゾーンメル
ティング法による再結晶化が進行する。この際、連結さ
れたSi島の連結方向(第1図では横方向)とウェハの
移動方向(第2図の矢印12)が一致していなければル
らない。なお、再結晶化処理条件としては、高温領域の
温度1450 t、幅IBで、ウェハ移動速度0.5w
/Sとした。また雰囲気ガスはN2である。
このLうにして再結晶化した3i島の面方位を調べたと
ころ、島の寸法や連結部分の寸法によって異っていた。
ころ、島の寸法や連結部分の寸法によって異っていた。
第3図は島の長さLX島の幅Wが200μmX200μ
mの大きさの四角形島において、面方位と連結部分1の
寸法との関係を示したものである。各連結長を及び連結
幅Wの所に記されたO×記号は面方位の判定記号で、O
印は連結された3i島列のすべての3i島が(100)
になったものである。X印はそれ以外で、(100)以
外の面の島を含む連結された3i島列を示す。
mの大きさの四角形島において、面方位と連結部分1の
寸法との関係を示したものである。各連結長を及び連結
幅Wの所に記されたO×記号は面方位の判定記号で、O
印は連結された3i島列のすべての3i島が(100)
になったものである。X印はそれ以外で、(100)以
外の面の島を含む連結された3i島列を示す。
従ってX印はその列のすべてのSi島が(100)面で
ないというわけではな(、(100)面のBi島が多数
存在するが、他の面の島も含まれているという場合が多
い。この図から、図中曲線13の右側(矢印14側)の
連結部分寸法ならば、その条件のSi島はすべて(10
0)面になることがわかる。同様に、島の長さLX島の
幅Wが200μmx200μmから50μmx25μm
の寸法の島について、連結幅Wが島の幅Wを越えない範
囲で種々の連結部分の寸法の島の面方位を検討した。そ
の結果、これらの四角形島では島の大きさに関係なく、
第4図の斜線の領域15で示した連結部分寸法で(10
0)面方位となることがわかった。直線16の方程式は
、z=2wであるので、四角形島では連結部分の寸法が
tく2Wとなるような条件とすれば(100)面方位の
3i島が得られる。
ないというわけではな(、(100)面のBi島が多数
存在するが、他の面の島も含まれているという場合が多
い。この図から、図中曲線13の右側(矢印14側)の
連結部分寸法ならば、その条件のSi島はすべて(10
0)面になることがわかる。同様に、島の長さLX島の
幅Wが200μmx200μmから50μmx25μm
の寸法の島について、連結幅Wが島の幅Wを越えない範
囲で種々の連結部分の寸法の島の面方位を検討した。そ
の結果、これらの四角形島では島の大きさに関係なく、
第4図の斜線の領域15で示した連結部分寸法で(10
0)面方位となることがわかった。直線16の方程式は
、z=2wであるので、四角形島では連結部分の寸法が
tく2Wとなるような条件とすれば(100)面方位の
3i島が得られる。
実施例2
上述しfc実施例1と同様に、石英基板上に連結された
多結晶3i島を形成し、S’02 膜で被覆するが、
このときのSi島のパターンは第5図の通りである。こ
の場合、Bi島2の形状は連結部分1につながった部分
が尖った六角形になっている。その尖った部分の前後端
角φは60°及び90°である。また島の長さL1島の
幅W1連結長t1連結幅Wは図のように定義するものと
する。
多結晶3i島を形成し、S’02 膜で被覆するが、
このときのSi島のパターンは第5図の通りである。こ
の場合、Bi島2の形状は連結部分1につながった部分
が尖った六角形になっている。その尖った部分の前後端
角φは60°及び90°である。また島の長さL1島の
幅W1連結長t1連結幅Wは図のように定義するものと
する。
このパターンで実施例1と同様に再結晶化した。
第6図はφ=45°、島の長さLX島の幅Wが200μ
mX100μmの島について、第3図と同様の面方位判
定結果を示したものである。○印が連結された3i島が
すべて(100)面になつ几連結部分寸法条件である。
mX100μmの島について、第3図と同様の面方位判
定結果を示したものである。○印が連結された3i島が
すべて(100)面になつ几連結部分寸法条件である。
曲線、13の右側(矢印14側)の連結部分寸法ならば
(100)面になることがわかる。同様の検討を島の長
さLX島の幅Wが200μmx100μmから100μ
mX5O鄭mの寸法で、φが60°と90°について行
ったところ、第7図の斜線の領域15の連結部分寸法で
(100)面の3i島が形成されていた。直線16の方
程式は、t=3Wであるので、六角形島では連結部分の
寸法がtく3Wとなるような条件とすれば(100)面
方位のSi島が得られる。
(100)面になることがわかる。同様の検討を島の長
さLX島の幅Wが200μmx100μmから100μ
mX5O鄭mの寸法で、φが60°と90°について行
ったところ、第7図の斜線の領域15の連結部分寸法で
(100)面の3i島が形成されていた。直線16の方
程式は、t=3Wであるので、六角形島では連結部分の
寸法がtく3Wとなるような条件とすれば(100)面
方位のSi島が得られる。
なお、ゾーンメルチインクの方法としては、高周波誘導
加熱による方法を例にあげたが、カーボンストリップヒ
ータによる方法やランプ加熱による方法、さらにはレー
ザビームや電子ビームによる方法でもよい。また、実施
例で述べたゾーンメルチインクのように、Siの溶融部
分の面積が広いものでなく、スポットビームなどを使用
した溶融再結晶化法でもよい。
加熱による方法を例にあげたが、カーボンストリップヒ
ータによる方法やランプ加熱による方法、さらにはレー
ザビームや電子ビームによる方法でもよい。また、実施
例で述べたゾーンメルチインクのように、Siの溶融部
分の面積が広いものでなく、スポットビームなどを使用
した溶融再結晶化法でもよい。
また、絶縁基板としては石英基板のほか、単結晶3i基
板の表面に81(hや5L3N4などの絶縁膜を形成し
た基板などでもよい。
板の表面に81(hや5L3N4などの絶縁膜を形成し
た基板などでもよい。
さらに、第1図や第5図のような多結晶3i島をエツチ
ングによってパターニングしたが、Siを残さない個所
を熱酸化するLOCO8アイランド法によってパターン
を形成してもよい。
ングによってパターニングしたが、Siを残さない個所
を熱酸化するLOCO8アイランド法によってパターン
を形成してもよい。
また、再結晶化処理中の保獲膜としてS I Q2膜全
Sl上に被覆したが、被覆膜はこのほか5j3N4膜や
、S!02と5j3N4の両者を組み合わせたものを用
いてもよい。
Sl上に被覆したが、被覆膜はこのほか5j3N4膜や
、S!02と5j3N4の両者を組み合わせたものを用
いてもよい。
さらにま之、再結晶化する半導体層は多結晶3iの代わ
りに非晶質Siでもよい。またSiのほか、Geや、G
aAs、Garb、GaP、InAS。
りに非晶質Siでもよい。またSiのほか、Geや、G
aAs、Garb、GaP、InAS。
InSb、I口Pなどの■−■族化合物半導体及びGa
AtAsなどの混晶でもよい。またZn5e。
AtAsなどの混晶でもよい。またZn5e。
ZnTe等の■−■族牛導体を使用してもよい。
本発明によれば、適切なる連結部分の条件を用いること
により、(100)面方位の単結晶3i島が形成できる
。
により、(100)面方位の単結晶3i島が形成できる
。
第1図は本発明の一実施例になる再結晶化処理前の多結
晶3iのパターンを示す平面図、第2図はゾーンメルチ
インク再結晶化処理法の一例を説明する図、第3図は第
1図のパターンで再結晶化したときの面方位と連結部分
寸法との関係を示した実験結果の図、第4図は第1図の
パターンにおいて(100)面方位になる条件を表わす
図、第5図は本発明の他の実施例になる再結晶化処理前
の多結晶3iのパターンを示す平面図、第6図は第5図
のパターンで再結晶化したときの面方位と連結部分寸法
との関係を示した実験結果の図、第7図は第5図のパタ
ーンにおいて(100)面方位になる条件を表わす図で
ある。 1・・・3iの連結部分、2・・・多結晶3i島、7・
・・カーボンサセプタ、8・・・カーボン板(遮熱板)
、9・・・ウェハ、10・・・高温領域、11・・・溶
融部分、12・・・ウェハ移動方向を示す矢印、L・・
・島の長さ、W・・・島の幅、t・・・連結長、W・・
・連結幅。
晶3iのパターンを示す平面図、第2図はゾーンメルチ
インク再結晶化処理法の一例を説明する図、第3図は第
1図のパターンで再結晶化したときの面方位と連結部分
寸法との関係を示した実験結果の図、第4図は第1図の
パターンにおいて(100)面方位になる条件を表わす
図、第5図は本発明の他の実施例になる再結晶化処理前
の多結晶3iのパターンを示す平面図、第6図は第5図
のパターンで再結晶化したときの面方位と連結部分寸法
との関係を示した実験結果の図、第7図は第5図のパタ
ーンにおいて(100)面方位になる条件を表わす図で
ある。 1・・・3iの連結部分、2・・・多結晶3i島、7・
・・カーボンサセプタ、8・・・カーボン板(遮熱板)
、9・・・ウェハ、10・・・高温領域、11・・・溶
融部分、12・・・ウェハ移動方向を示す矢印、L・・
・島の長さ、W・・・島の幅、t・・・連結長、W・・
・連結幅。
Claims (1)
- 【特許請求の範囲】 1、絶縁基板あるいは絶縁膜上に複数個の島状半導体層
を形成し、該半導体層を溶融再結晶化する半導体基板の
製造方法において、前記島状半導体層の形状が多角形で
あり、かつ半導体層相互間が長さl、幅wとしたときl
≦3wを満たす半導体層で連結されていることを特徴と
する半導体基板の製造方法。 2、特許請求の範囲第1項において、前記島状半導体層
の形状が四角形であり、かつ半導体層相互間が長さl、
幅wとしたときl≦2wを満たす半導体層で連結されて
いることを特徴とする半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59187943A JPS6167217A (ja) | 1984-09-10 | 1984-09-10 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59187943A JPS6167217A (ja) | 1984-09-10 | 1984-09-10 | 半導体基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6167217A true JPS6167217A (ja) | 1986-04-07 |
Family
ID=16214887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59187943A Pending JPS6167217A (ja) | 1984-09-10 | 1984-09-10 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6167217A (ja) |
-
1984
- 1984-09-10 JP JP59187943A patent/JPS6167217A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4670088A (en) | Lateral epitaxial growth by seeded solidification | |
US4371421A (en) | Lateral epitaxial growth by seeded solidification | |
US4585493A (en) | Grain-driven zone-melting of silicon films on insulating substrates | |
EP0087426B1 (en) | Lateral epitaxial growth by seeded solidification | |
US4576676A (en) | Thick crystalline films on foreign substrates | |
JPS6167217A (ja) | 半導体基板の製造方法 | |
JPH027415A (ja) | Soi薄膜形成方法 | |
JPH04253323A (ja) | 半導体装置の製造方法 | |
JPS621220A (ja) | 欠陥が局在された配向シリコン単結晶膜を絶縁支持体上に製造する方法 | |
JPH04298020A (ja) | シリコン薄膜結晶の製造方法 | |
JPS6120314A (ja) | 半導体基板の製造方法 | |
JPS61187223A (ja) | 半導体層の再結晶化方法 | |
JP2532252B2 (ja) | Soi基板の製造方法 | |
JPS6091622A (ja) | 半導体基板の製造方法 | |
JPH0770479B2 (ja) | 半導体装置の製造方法 | |
JPS61251115A (ja) | 絶縁膜上の半導体単結晶成長方法 | |
JP2892321B2 (ja) | 半導体装置及びその製造方法 | |
JPH01119076A (ja) | 酸化物超伝導体膜の製造方法 | |
JPS6379953A (ja) | 単結晶薄膜の製造方法 | |
JPS6083322A (ja) | 半導体薄膜の結晶化方法 | |
JPS5860697A (ja) | シリコン単結晶膜形成法 | |
JPS59194422A (ja) | 半導体層の単結晶化方法 | |
JPS6126598A (ja) | ゲルマニウム薄膜結晶の製造方法 | |
JP2601953B2 (ja) | 半導体単結晶膜の製造方法 | |
JPH02150017A (ja) | 薄膜半導体 |