JPS60136306A - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JPS60136306A
JPS60136306A JP58244004A JP24400483A JPS60136306A JP S60136306 A JPS60136306 A JP S60136306A JP 58244004 A JP58244004 A JP 58244004A JP 24400483 A JP24400483 A JP 24400483A JP S60136306 A JPS60136306 A JP S60136306A
Authority
JP
Japan
Prior art keywords
islands
recrystallization
island
thin film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58244004A
Other languages
English (en)
Inventor
Akira Fukami
深見　彰
Yutaka Kobayashi
裕 小林
Takaya Suzuki
誉也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58244004A priority Critical patent/JPS60136306A/ja
Publication of JPS60136306A publication Critical patent/JPS60136306A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は絶縁基板あるいは絶縁膜上に高結晶品質の半導
体薄膜を形成するいわゆる５ＯＩ（ＳＮｉｃｏｎ　ｏｎ
　Ｉｎ５ｕｌａｔｏｒ　）基板の製造方法に関するもの
である。
〔発明の背景〕
絶縁基板あるいは絶縁膜（以下絶縁基板という）上に高
結晶品質（単結晶）の半導体薄膜を形成する方法として
、絶縁基板上へ多結晶または非晶質半導体薄膜を形成し
、これを溶融し再結晶化する方法が知られている。溶融
再結晶化の方法としては、レーデビームや電子ビームを
照射しこれを走査する方法や、カーボンストリップヒー
タや高周波誘導加熱によって半導体薄膜の一部を帯状に
溶融し、溶融部分を走査するゾーンメルティング法が用
いられている。中でもゾーンメルティング法は広い面積
に渡って単結晶の半導体薄膜が形成でき、さらに処理速
度が速いという利点がある。
このときの半導体基板（絶縁基板上に半導体薄膜を形成
したもの）は、絶縁基板として石英を、また半導体薄膜
としてシリコンを用いたものがしばしば使用されてｂる
。絶縁基板として石英を使用すると、上述の再結晶化法
で作製した半導体基板はＬＳＩに利用できるはかりでな
く、石英が透明であるため透過型の液晶ディスプレイ駆
動素子全作製できるという利点がある。
ところが石英の上に多結晶シリコンを堆積し、これをゾ
ーンメルティング法で再結晶化すると、再結晶シリコン
中にはクラックが発生する。これは石英の熱膨張係数が
シリコンの熱膨張係数よりも約１桁小さいため、再結晶
シリコン中に引張応力が発生するためである。
そこでクラックの防止のためＶこ、再結晶化処理前に多
結晶シリコンをあらかじめ分Ｉりｇする方法が提案され
ている。これは再結晶化後の再結晶シリコン中の引張応
力を緩和するのが目的である。その結果、多結晶シリコ
ン薄膜全数１００μｍ程度の島にすれば、再結晶化後ク
ラック目発生しないということがわかったが、再結晶シ
リコンの結晶性は島に分離しない場合よりも悪くなると
いう新な問題が生じた。
島に分離しない場合（このときクラックは発生する）、
再結晶シリコンの基板面に平行な面の方位（以下、面方
位と称す）は（１００）となってＮＯ８素子の特性上肩
側な面方位が得られるが、島にした場合、多くは（１１
１）となってしまい不利である。また、転位等の結晶欠
陥も多くなった。
クラックの防止には島状化が鳴動な方法であるので、島
状にして（１００）面方位の結晶欠陥の少ない再結晶シ
リコン薄膜を得る方法がめられていた。
〔発明の目的〕
本発明の目的は、ゾーンメルチインクによる溶融再結晶
化法によって絶縁基板上に面方位の揃った島状の単結晶
シリコン薄膜を形成する方法を提供するものである。
〔発明の概要〕
本発明は、絶縁基板上の半導体薄膜を島状に分離した場
合としない場合とではゾーンメルティング法による再結
晶化過程が異なることに着目し、島状に分離しても分離
しない場合と同一の再結晶化過程が実現するような工夫
を施し７゛（ものである。
そしてその特徴とするところは、層状の半導体薄膜相互
間を、絶縁基板より熱伝導度の良い物質で第１の方向及
び第１の方向とは異なる第２の方向において連結した点
にある。熱伝導度の良い物質としては、Ｓ　ｉ、８　ｉ
Ｃ，’ｌ’ａ、Ｗ、Ｍｏ、Ｃ等が使用できる。
ゾーンメルチインク法は、絶縁基板上の多結晶または非
晶質シリコン薄膜を帯状に溶融し、その溶融帯を移動さ
せる方法である。このとき溶融帯の幅は１〜２ｍ＋ｎぐ
らいであり、溶融帯の移動に伴いシリコン薄膜が移動方
向に順次凝固するという再結晶化過程をとる。第１図は
このときの様子を示した図で、半導体基板１を矢印２の
方向に移動させると、多結晶シリコン薄膜３がシリコン
の融点よりも高温の領域４を通［相］することにより溶
融シリコン５　Ｋなり、さらに再結晶シリコン薄膜６へ
と順次変化して再結晶化することを示しだものである。
一方、多結晶シリコン薄膜をクラック防止のためあらか
じめ島状に分陰する場合、島の大きさは膜厚によって異
なるが数１００μｍ角以下とするのが好ましい。従って
島の長さけ筒温領域４０幅よりも短いため、島が高温領
域４を通過すると島全体が溶融する。このとき各島は熱
的に孤立しているので、高温領域４を脱は出しても熱が
逃げていかず、さらに過冷却現象が生じ島全体が一度に
凝固するという再結晶化過程をとる。
島状再結晶シリコン薄膜の面方位が（１１１）になるの
は、このような再結晶化過程をとるためであり、（１０
０）面方位の結晶欠陥の少ない島状再結晶シリコン薄膜
を得るには、島に分離しない場合と同様に一方向の再結
晶化過程をとるようにすればよい。そのためには、各島
の熱を逃がすことのできる構造にすればよめ。そこで各
島を絶縁基板より熱伝導度の良い材料で連結したパター
ンとしたところ、熱が流れ一方向への再結晶化が進行し
比較的面方位の揃った再結晶を得ることができた。
本発明は、更に結晶性を良好にするために、二方向に再
結晶化が進行し得るようにしたものである。
〔発明の実施例〕
以Ｆ１本発明の実施例を図面を用いて説明する。
再結晶化処理前の半導体基板の作製手順は次の通りであ
る。まず、絶縁基板である石英基板７上に例えばＣＶＤ
（化学気相成長）法によって多結晶シリコン薄＠３を堆
積する。多結晶シリコン薄膜３の膜厚け０．５〜１．０
μＩｌｌである。その後、多結晶シリコン薄膜３ｔ−通
常のホトエツチング法で島状にした後、再結晶化処理中
の保護膜としてＣＶＤ法による二酸化シリコンＭ８で被
値する。
このとき島状シリコン薄膜のパターンは第２図で示す如
く完全な孤立島ではなく、島相互が島より幅の狭い多結
晶シリコン薄膜（連結部）９で連結されている。−例と
してのパターンの寸法は、島が１００μｍＸ　１００μ
ｍ１１、連結部が１０μｍ幅である。このような構成の
基板は次のような方法によって多結晶シリコン薄膜３．
９を溶融し再結晶化する。
第３図はゾーンメルティング法の一例を示したものであ
る。高周波誘導加熱における発熱体であるカーボンサセ
プタ１０を図のように加工すると、カーボンサセプタ表
面１１の温度分布は図のようになり、上述の構成を廟す
る半導体基板１２を図の左側から右側へと移動させると
、シリコンの融点１３以上になっている高温領域４を通
過したとき、多結晶シリコン薄膜３は帯状に溶融し半導
体基板１２の移動に伴ＸＡ溶融帯は相対的に半導体基板
の右から左へと移動し、ゾーンメルチインクが進行する
。
第４図は再結晶中の状態を示した平面図である。
半導体基板移動方向は図中の矢印１４である。すなわち
連結部分のいずれかに平行になるように移動する。多結
晶シリコン薄膜３は高温領域４上にくると溶融し、溶融
シリコン５になる、もし図のような細い多結晶シリコン
薄膜９の連結が々い孤立シリコン島であれは、溶融シリ
コン５からは高温領域４通過後も熱が逃げにくく、過冷
却した後島全体が一度に結晶化してしまい、面方位が（
１１１１で結晶欠陥の多い結晶となる。しかしながら各
島相瓦間を連結しておくと、すでに再結晶化した個所（
再結晶シリコン薄膜６）は溶融シリコン５よりも低温で
あるので、熱が再結晶シリコン薄膜６側へ流れることが
でき、過冷却現象を起こすことなく結晶化する。
また半導体基板の移動方向に垂直な方向（矢印１５の方
向）け温１Ｗけ均一であるので熱の流れは生じない。し
かしこの方向への連結部分け、一度矢印１４の方向へ再
結晶化させた後、次に矢印１５の方向に再結晶化させる
ときに熱の流れを生じせしめるために必要なものである
。一度再結晶化させた後でそれに垂直な方向へもう一度
再結晶化させるのけ、第１に結晶性を向上させるためで
ある。１回目の釣軸晶化では面方位が完全に（１００）
とならなかったり、一つの島が−Ｉ１６ｊの単結晶とな
らなかった場合でも、２回目の再結晶化で（１００）面
方位の単結晶島とすることができるのである。これはゾ
ーンメルティングによる一方向の再結晶化では（１４１
０）面方位が安定な面方位であるため、ゾーンメルティ
ングを繰り返すことにより、１回のゾーンメルティング
では（１００）単結晶とならなかった島も２回目では（
１００）単結晶になるのである。必要なら何回でもゾー
ンメルティング可能である。
マタ、異なる方向へ２回以上ゾーンメルティングしたと
きの効果の第２は次の通りである。第５図は一方向にの
み連絡したパターンで、このパターンでは矢印１６の方
向あるいはその逆方向にのみゾーンメルティング可能で
ある。従って連続的な再結晶化によって、島１７と島１
８及び島１９と島２０けそれぞれ同一の結晶方１立を有
した結晶とすることができる。しかし緬１７と島１８及
び島１９と島２０は面方位は同じ（１００）にできるが
、基板面に平行な面（紙面に平行な而）内における回転
による方位せでは一致しない。これに対し、本実施例の
ように２方向に連結したものとしておけば、２回以上再
結晶化を繰り返すことにより半心本基板全面が同一の配
向性を有した結晶となり得る。本実施例によれは１２回
以上のゾーンメルティングにより半導体基板内のほぼ１
００チの島を（１００）面方位の単結晶とすることがで
きた。
なお、第２図では正方形の島の各辺から連結部が伸びる
構造としたが、第６図のように各頂角から連結部を出し
てもよい。この場合、ゾーンメルティング方向は矢印２
１及び矢印２２の方向となる。また、島の形状は正方形
に限らず、長方形でも円形でも効果に差はない。
第７図は本発明の他の実施例を示すもので、多結晶シリ
コン薄膜３の連結された島ノくターンを示した平面図で
める。この実施例でけ連結方向が３方向となっているの
がｔ時機で、これら３方向に対してゾーンメルティング
できる。さらに第８図のような２方向の連結では、島の
角の部分２０において熱の流れや結晶成長が円滑でなく
、ともすれば余分な結晶核発生が起こりがちなのに対し
て、第９図のように角の部分２３に連結されていればこ
こから熱の流出が起きるので円滑な結晶成長が起こりや
すい。
第１０図は本発明のさらに他の実施例を示すもので、連
結方向ｆ：４方向にしたものである。このように連結す
ると半導体基板の移動方向２４に平行な連結部２５を通
して熱が流れるだけでなく、半導体基板の移動方向と傾
いている（図では４５°）連結部２６．２７を通しても
熱の移動が起こる。
さらに結晶の成長もこれらの連結部２５，２６゜２７を
伝わって進行するので、左右隣りあった島が同一の配向
性をもつ結晶となりやすい。
第７図、第１０図の実施例におりてけ、島形状として長
方形や正方形としたが、円形や他の多角形でもよい。
以上の実施例では、再結晶化処理前の半導体基板は第１
１図のように多結晶シリコン薄膜３をエツチングして島
となし、その上に保護膜の二酸化シリコン膜８をＣＶＤ
法で形成した半導体基板であったが、第１２図に示すよ
うに多結晶シリコン薄膜３を酸化して二酸化シリコン膜
２８となすいわゆるＬＯＣＯＳアイランド法によって作
製した半導体基板でもよい。ＬＯＣＯ８酸化して島を形
成した後は、第１１図の半導体基板と同様にＣＶＤ二酸
二酸化シリコンマ８榎する。
また、連絡部は細い多結晶シリコン薄膜９とするばかり
でなく、熱伝導性のよいＳｉＣ膜２膜外９を使用して本
よい。この場合は第１３図のように連結部を細くしても
よいし、第１４図のように太くしてもよい。あるいは多
結晶シリコン薄膜３の島のまわりをすべてＳｉＣとして
もよい。
さらにまた、絶縁基板としては石英のほか、単結晶シリ
コン基板の表面に二酸化シリコン膜を形成した基板など
を用いてもよい。
々お、ゾーンメルティングの方法としては、高周波誘導
加熱による方法を例にあげたが、カーボンストリップヒ
ータによる加熱やランプ照射による方法でもよい。
〔発明の効果〕
本発明によれば、半導体島間の連結によりゾーンメルテ
ィング再結晶化が円滑に進み、絶縁基板上に（１００）
面方位の単結晶の半導体島が形成できる。
【図面の簡単な説明】
第１跡はゾーンメルチインクによる再結晶化の説明図、
第２図は本発明の一実施例によるゾーンメルティング再
結晶化前の多結晶シリコン薄膜のパターンを示す平面図
、第３図はゾーンメルティング丹結晶化処理法の一例の
説明図、第４図は第２図の実施例においてゾーンメルテ
ィング再結晶化中の状態を示す平面図、第５図Ｕ第２図
の実施例の効果を説明するために対応させた従来例を説
明する平面図、第６図及び第７図は本発明の他の実施例
になるゾーンメルティング再結晶化前の多結晶シリコン
薄膜のパターンを示す平面図、第８図及び第９図は第７
図の実施例の効果を説明する平面図、第１０図は本発明
の他の実施例になるゾーンメルティング再結晶化前の多
結晶シリコン薄膜のパターンを示す平面図、第１１図は
本発明の実施例におけるゾーンメルティング再結晶化前
の基板構造を示す断面図、第１２図は本発明の他の実施
例になるゾーンメルチインク再結晶化前の基板構造を示
す断面図、第１３図及び第１４図は本発明の他の実施例
になるゾーンメルティング再結化前の多結晶シリコン薄
膜及び連結部分のパターンを示す平面図である。 １．１２・・・半導体基板、３・・・多結晶シリコン薄
膜、６・・・再結晶シリコン薄膜、８・・・ＣＶＤ二酸
化シリコン、９・・・多結晶シリコン薄ｉ、１７．１８
゜１９．２０・・・シリコン島、２５，２６．２７・・
・シリコン連結部、２８・・・熱酸化二酸化シリコン、
２９・・・Ｓｉ　Ｃ０ 代理人　弁理士　高橋明夫 茶　１　図 第２　図 第　３　図 （久ジ 第　４　図 第　５　図 第６　図 第７　図 竿と　図 第９　図 冬１０　図 第　／ノ　図 第７３　刀

Claims (1)

  1. 【特許請求の範囲】 １、絶縁基板あるいは絶縁膜上に複数個の島状半導体層
    を形成し、これら各半導体層を溶融再成長によって結晶
    化する半導体基板の製造方法において、前記各半導体層
    相互間が前記絶縁基板ある込は絶縁膜より熱伝導度のよ
    い物質で第１の方向及び第１の方向とは異なる第２の方
    向において連結されているととを特徴とする半導体基板
    の製造方法。 ２、特許請求の範囲第１項において、前記第１の方向と
    第２の方向とが直交していることを特徴とする半導体基
    板の製造方法。 ３、特許請求の範囲第１項あるいけ第２項において、前
    記島状半導体層が矩形状であることを特徴とする半導体
    基板の製造方法。 ４．４！許請求の範囲第１項、第２項あるいは第３項に
    おいて、前記熱伝導度のよい物質が半導体であることを
    特徴とする半導体基板の製造方法。
JP58244004A 1983-12-26 1983-12-26 半導体基板の製造方法 Pending JPS60136306A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58244004A JPS60136306A (ja) 1983-12-26 1983-12-26 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58244004A JPS60136306A (ja) 1983-12-26 1983-12-26 半導体基板の製造方法

Publications (1)

Publication Number Publication Date
JPS60136306A true JPS60136306A (ja) 1985-07-19

Family

ID=17112278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58244004A Pending JPS60136306A (ja) 1983-12-26 1983-12-26 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JPS60136306A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247113A (ja) * 1985-08-27 1987-02-28 Sony Corp 単結晶薄膜の形成方法
US5416341A (en) * 1993-02-22 1995-05-16 Nec Corporation Substrate for a semiconductor device and method for manufacturing a semiconductor device from the substrate
US7205184B2 (en) * 1997-10-14 2007-04-17 Samsung Electronics Co., Ltd. Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6247113A (ja) * 1985-08-27 1987-02-28 Sony Corp 単結晶薄膜の形成方法
US5416341A (en) * 1993-02-22 1995-05-16 Nec Corporation Substrate for a semiconductor device and method for manufacturing a semiconductor device from the substrate
US7205184B2 (en) * 1997-10-14 2007-04-17 Samsung Electronics Co., Ltd. Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display

Similar Documents

Publication Publication Date Title
EP0071471B1 (en) Method of forming a single-crystal semiconductor film on an amorphous insulator
JP2003327495A (ja) 晶癖面サファイヤ板材及びその製造方法
JPS60136306A (ja) 半導体基板の製造方法
JPS6317329B2 (ja)
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPH0232527A (ja) 単結晶薄膜形成法
JPS6091622A (ja) 半導体基板の製造方法
JPS6147627A (ja) 半導体装置の製造方法
JPS6120314A (ja) 半導体基板の製造方法
JPS59184517A (ja) 積層型半導体装置の製造方法
JP2993107B2 (ja) 半導体薄膜の製造方法
JPS61185917A (ja) 半導体装置の製造方法
JPS5830145A (ja) 半導体装置の製造方法
JPH01230221A (ja) 非単結晶半導体層の単結晶化方法
JPH0556316B2 (ja)
JPS6083322A (ja) 半導体薄膜の結晶化方法
JPS59202622A (ja) 単結晶薄膜の製造方法
JPH02211617A (ja) 半導体装置の製造方法
JPH01261291A (ja) レーザアニール方法
JPH0722119B2 (ja) ビ−ムアニ−ル方法
JPH0354819A (ja) Ｓｏｉ基板の製造方法
JPS62165908A (ja) 単結晶薄膜の形成方法
JPH03286520A (ja) 結晶性半導体薄膜の製造方法
JPS61251114A (ja) 単結晶シリコン膜の製造方法
JPS6339553B2 (ja)