JPH02211617A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH02211617A
JPH02211617A JP3244789A JP3244789A JPH02211617A JP H02211617 A JPH02211617 A JP H02211617A JP 3244789 A JP3244789 A JP 3244789A JP 3244789 A JP3244789 A JP 3244789A JP H02211617 A JPH02211617 A JP H02211617A
Authority
JP
Japan
Prior art keywords
wafer
soi
slit
lamp
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3244789A
Other languages
English (en)
Inventor
Kazuo Hashimi
一生 橋見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3244789A priority Critical patent/JPH02211617A/ja
Publication of JPH02211617A publication Critical patent/JPH02211617A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ランプを用いてSolウェハーを作製する半導体装置の
製造方法に関し。
反りの発生がないSOIウェハーの作製を可能とするこ
とを目的とし。
SOI形成用ウェハーの絶縁膜上に単結晶を形成する半
導体装置の製造方法において、前記SOI形成用ウェハ
ーの絶縁膜上に多結晶膜を形成する工程と、光を発する
ランプと前記SOI形成用ウェハーとの間に前記ランプ
からの光を部分的に遮断するように設けられたスリット
を介して前記多結晶膜に光を照射する工程とを有するよ
うに構成する。
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、更に詳しくは、
ランプを用いてsoIウェハーを作製する半導体装置の
製造方法に関する。
S OI (Silicon on In5ulato
r)ウェハーの作製装置には、良質なシリコン単結晶を
絶縁膜上に生成できることが要求される。
SOIウェハーの作製方法としては、絶縁膜上に堆積し
た多結晶シリコンをレーザ等で単結晶化する方法、2枚
のウェハーを張り合わせる方法等が提案されているが1
品質やスループットの点で問題がある。これに対して集
光ランプアニール法は、大面積の単結晶化が可能であり
高い処理能力がある等の長所を有する。
〔従来の技術〕
第7図および第8図は従来技術説明図であり従来の集光
ランプアニール法を示している。
第7図において、】はランプ、2はS01形成用ウエハ
ー、4は楕円筒ミラー、21はメルトゾーンである。
ランプ1は線状タングステンランプからなり。
一対設けられる。一対のランプ1.1の光は、各々楕円
筒ミラー4,4によって、SOI形成用ウェハー2の表
裏に集光される。
即ち、1つのランプ1の集光形状は、第8図図示の如く
になる。そして、一対のランプjの焦点が一致する(第
7図)ようにされ、この焦点にSOI形成用ウェハー2
.特にその5i02等の絶縁膜上の多結晶シリコンの位
置が合わせられる。
これによって、多結晶シリコンの一部が帯状に熔融し、
メルトゾーン21が生じる。
ランプ1の光の照射と共に、第7図図示の矢印方向にS
ol形成用ウェハー2を移動しくランプ1によりSOI
形成用ウェハー2を走査し)、メルトゾーン21をSo
l形成用ウェハー2の−◇:111側から他端側まで移
動させる。
この方法によれば、大面積(5mmx5mm程度)の単
結晶化が可能である。
〔発明が解決しようとする課題〕
前述の従来技術によれば、他の方法によるよりも大面積
の単結晶化及び高処理能力ではあるものの、S01形成
用ウエハー2に反りが生じてしまう、という問題があっ
た。
即ち、第9図に図示の如く2本来平板状であるべきSo
l形成用ウェハー2が、集光ランプアニールを経験する
ことによって許容できない程の反りを生じてしまう。こ
の反りは、SOI形成用ウェハー2のうち、シリコン半
導体基板が反ることによって生ずる。SO■形成用ウェ
ハー2の径が100mmである時、この反りの量は6m
mないし15mm程度にまで達する。このため、シリコ
ン半導体基板中には欠陥が生じ、素子の形成が困難にな
る。
本発明は1反りの発生がないSolウェハーの作製を可
能とした半導体製造装置を提供することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の原理構成図であり9本発明に用いるの
製造装置、即ち、集光ランプアニール装置を示している
第1回において、1はランプ、2はSOI形成用ウェハ
ー、3ばスリット、4は楕円筒ミラー5はウェハー載置
台、6はX移動機構27はY移動機構である。
ランプ1は、線状とされたタングステンランプからなり
、ウェハー載置台(ステージ)5の上下に一対設けられ
る。ランプ1から発せられた光は。
Sol形成用ウェハー2に照射される。この時。
一対のランプ1の光は、各々楕円筒ミラー4により、S
ol形成用ウェハー2の表裏に集光される。
ここで、一対のランプ1の光の焦点は、楕円筒ミラー4
によって、共に、Sol形成用ウェハ2、特に、その絶
縁膜上の単結晶化すべき層(再結晶層)に結ぶようにさ
れる。換言すれば、そのような位置にSoI形成用ウェ
ハー2が位置されるように、ウェハー載置台5が設けら
れる。
スリット3は、一対のランプ1とSOI形成用ウェハー
2又はウェハー載置台5との間の少なくとも一方に設け
られ、少なくとも一方のランプ1からの光がSOI形成
用つ5エバー2に照射されるのを部分的に遮断する。ス
リン!・3は9例えば。
Sol形成用ウェハー2の再結晶層が形成されている側
に対応するランプ1の光を部分的に遮断するように設け
られる。スリット3は、その寸法dがSOI形成用ウェ
ハー2の径φに対して所定の関係となるようにされた間
隙を持つ。
ランプ1の光の照射と共に、S○■形成用ウェハー2を
所定の方向(X方向)に移動するために。
ウェハー載置台5にはX移動機構(Xテーブル)6が付
設される。ここで、X方向は、第7図図示と同一の方向
である。
一方、スリット3の所定の方向(X方向)への移動を可
能とするために、スリット3にはY移動機構(Yテーブ
ル)7が付設される。ここで、X方向はX方向と直角の
方向とされる。
〔作用〕
第2図及び第3図は本発明の作用説明図である。
本発明者が行った実験によれば、SOI形成用ウェハー
2の反りは、Sol形成用ウェハー2の径φとメルトゾ
ーン21の幅aとの関係が所定のものとなった場合に生
じる。
今、第2図(A)図示の如<、Sol形成用ウェハー2
の径をφとし、メルトゾーン21の幅をaとする。即ち
、X移動機構6によりSol形成用ウェハー2をX方向
に移動するのに伴い1幅aのメルトゾーン21は、X方
向と逆の方向に移動する。
径φに対する幅aの比の変化がSOI形成用ウェハー2
の反りにどのように影響するかについて調べたところ、
第2図(B)に示す如き結果を得た。(径φは100m
rnで一定とし1幅aを変化させている。) 第2図(B)から。
2a〉φ の場合には301形成用ウエハー2は反り2a<φ の場合にはSOI形成用ウェハー2は反らないというこ
とがわかる。
本発明は以上の知見に基づいてなされたものであり、従
って、スリット3の間隙の寸法dはSol形成用ウェハ
ー2の径によって定まる。即ち1幅aと寸法dとが等し
いとすると1寸法は。
dくφ/2を満たす値とされる。ここで、言うまでもな
く1寸法dは、スリット3の間隙のX方向に垂直な方向
(X方向)の幅を規定するものである。
以上の如きスリット3を設けることにより、ランプ1の
光の集光形状は、第3図図示の如くになる。即ち、スリ
ット3の間隙を通過した光はSOI形成用ウェハー2に
達し1幅a  (=d<φ/2)のメルトゾーンを生じ
る。一方、スリット3により、ランプ1の光は部分的に
遮断され、SOI形成用ウェハー2に達しない。これに
より、メルトゾーンの幅aがφ/2以下とされる。
以上により、第2図(B)図示の関係に従って反りのな
いSOIウェハーが得られる。
〔実施例〕
第4図はスリット構成図である。
スリット3ば、ランプ1の光によって高温に加熱される
ため、タングステン等の高融点金属で形成され、冷却水
を内部に循環して水冷するためのパイプ8が付設されて
いる。
スリット3の間隙の寸法dは、前述の如くφ/2より小
さい値とされる。また2間隙と間隙との間の寸法d’ 
 (ランプ1の光が遮断されるX方向の幅)は、dと等
しくされる。寸法dは、ランプ1の光がコヒーレントで
はなく、SOI形成用ウェハー2毎に反りにバラツキが
あり、また第2図(B)からも判るようにφ/2に近い
値では反りが大きいことから、φ/2よりも十分率さい
値とすることが好ましい。
第5図は実施例説明図であり1本発明に係る半導体装置
の製造方法によりSOI形成用ウェハー2の単結晶化を
行った例を示している。
SOI形成用ウェハー2のスキャン速度(X移動機構6
によるX方向の移動速度)は0.1〜4.0mm/se
c、 ランプ1の光のパワー密度(焦点上)は50 Q
w/cm2.スリット3の間隙の寸法dはlQmm、s
OI形成用ウェハー2の径φは100mmとした。
まず、第5図(A)図示の如きSOI形成用ウェハー2
が用意される。SOI形成用ウェハー2は2例えばシリ
コン半導体基板22と、この主表面に形成された5iO
z膜の如き絶縁膜23と、この上に形成された多結晶シ
リコン層24とからなる。
このSOI形成用ウェハー2を、第1図図示の集光ラン
プアニール装置のウェハー載置台5上に多結晶シリコン
層24がスリット3に対向するように載置する。そして
、第5図(B)図示の如く。
1回目のスキャンを行うことによって、多結晶シリコン
層24の一部の領域24−1が単結晶化(再結晶化)さ
れる。この時、スリット3の位置は固定されており、一
方、S○■形成用ウェハー2はX移動機構6によってX
方向に移動させられる。これにより、スリット3の間隙
に対応して生じるメルトゾーン2】が、その幅dを保っ
たままX方向に移動し、この結果1図示の如く領域24
1が再結晶化される。
次に、第5図(C)に図示の如く、2回目のスキャンを
行うことによって、多結晶シリコン層24の残りの領域
24−2が再結晶化される。即ち、2回目のスキャンに
先立って、Y移動機構7により、スリット3がY方向に
距離dだけ移動される。これにより、1回目のスキャン
で再結晶化されなかった領域24−2が再結晶化され、
半導体層24の全体の再結晶化が完了する。
第6図図示の例においては、1回目のスキャンによって
単結晶化される領域24−3が、同図(A)図示の如く
になる。即ち、1回目のスキャンにおいて、当該スキャ
ンのためにSOI形成用ウェハー2をX移動機構6によ
り前記速度でX方向に移動すると共に、スリット3をY
移動機構7により所定時間毎にY方向に移動している。
このスリット3の移動は、スキャン速度に対して十分高
速で行なわれ、その距離はdとされる。次に第6図(B
)図示の如く、2回目のスキャンを行って、領域24−
4が再結晶化される。この時もSOI形成用ウェハー2
のX方向への移動中に所定時間毎にスリット3のY方向
への移動が行なねれる。これにより5多結晶シリコンJ
i24の全体の再結晶化が完了する。
〔発明の効果〕
以上説明したように9本発明によれば、ランプを用いて
Solウェハーを作製する半導体装置の製造方法におい
て、SOT形成用ウェハーの径に対して所定の関係にあ
る寸法の間隙を有するスリットを設けることにより、ラ
ンプからの光を部分的に遮断してメルトゾーンの幅をS
ol形成用ウェハーの径に対して所定の関係を有するよ
うにしているので9反りのないSolウェハーを作製す
ことができる。
第8図は従来技術説明図(その2) 第9図は従来技術の問題点説明図である。
図中 1はランプ、2はSOI形成用ウェハー、3はスリット
、4は楕円筒ミラー、5ばウェハー載置台、6はX移動
機構、7はY移動機構である。

Claims (2)

    【特許請求の範囲】
  1. (1)SOI形成用ウェハー(2)の絶縁膜上に単結晶
    を形成する半導体装置の製造方法において、前記SOI
    形成用ウェハー(2)の絶縁膜上に多結晶膜を形成する
    工程と、 光を発するランプ(1)と前記SOI形成用ウェハー(
    2)との間に前記ランプ(1)からの光を部分的に遮断
    するように設けられたスリット(3)を介して前記多結
    晶膜に光を照射する工程 とを有することを特徴とする半導体装置の製造方法。
  2. (2)前記スリット(3)を所定の方向に移動させる ことを特徴とする請求項1記載の半導体装置の製造方法
JP3244789A 1989-02-10 1989-02-10 半導体装置の製造方法 Pending JPH02211617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3244789A JPH02211617A (ja) 1989-02-10 1989-02-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3244789A JPH02211617A (ja) 1989-02-10 1989-02-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH02211617A true JPH02211617A (ja) 1990-08-22

Family

ID=12359221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3244789A Pending JPH02211617A (ja) 1989-02-10 1989-02-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH02211617A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059823A1 (fr) * 2000-02-08 2001-08-16 Matsushita Electric Industrial Co., Ltd. Dispositif de recuit pour lampe et substrat du dispositif d'affichage
JP2012244025A (ja) * 2011-05-23 2012-12-10 Ushio Inc 光照射装置および光照射方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001059823A1 (fr) * 2000-02-08 2001-08-16 Matsushita Electric Industrial Co., Ltd. Dispositif de recuit pour lampe et substrat du dispositif d'affichage
JP2012244025A (ja) * 2011-05-23 2012-12-10 Ushio Inc 光照射装置および光照射方法

Similar Documents

Publication Publication Date Title
JP3642546B2 (ja) 多結晶半導体薄膜の製造方法
JP3562389B2 (ja) レーザ熱処理装置
US4870031A (en) Method of manufacturing a semiconductor device
JP2002141301A (ja) レーザアニーリング用光学系とこれを用いたレーザアニーリング装置
JP4220156B2 (ja) 逐次的横方向結晶化法による処理中及び処理後のシリコンフィルムの表面平坦化法
JP3185881B2 (ja) レーザ照射装置およびレーザ照射方法
TW200522160A (en) Crystallization apparatus and method, manufacturing method of electronic device, electronic device, and optical modulation element
KR100674061B1 (ko) 반도체 소자 및 제조 방법
JP3221149B2 (ja) 薄膜の熱処理方法
JP4410926B2 (ja) レーザアニーリング方法
JPH02211617A (ja) 半導体装置の製造方法
JPS6331108A (ja) Soi素子の製造方法
JPH06140321A (ja) 半導体薄膜の結晶化方法
JPS59182529A (ja) 半導体層のパタ−ン形成方法
JPS61266387A (ja) 半導体薄膜のレ−ザ再結晶化法
JPH03289128A (ja) 半導体薄膜結晶層の製造方法
JP3186114B2 (ja) 半導体薄膜の製造方法
JP3534069B2 (ja) 半導体薄膜、その製造方法ならびに半導体薄膜の製造装置
JP4467276B2 (ja) 半導体薄膜を製造する方法と装置
JPS5974620A (ja) 半導体素子の製造方法
JPS6354715A (ja) 半導体薄膜のビ−ムアニ−ル方法
JPH046823A (ja) 結晶性半導体薄膜の製造方法
JPS59158514A (ja) 半導体装置の製造方法
JPS63142810A (ja) 半導体装置の製造方法
JPH04186722A (ja) 半導体薄膜の製造方法