JPS5974620A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS5974620A JPS5974620A JP57184548A JP18454882A JPS5974620A JP S5974620 A JPS5974620 A JP S5974620A JP 57184548 A JP57184548 A JP 57184548A JP 18454882 A JP18454882 A JP 18454882A JP S5974620 A JPS5974620 A JP S5974620A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- thin film
- scanning
- electron beam
- melted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02689—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02691—Scanning of a beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Optics & Photonics (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はS OI (5ilicon又はSem1 c
ondole−tor on 1nsulator)と
呼ばれる技術、すなわち絶縁物上に半導体単結晶を形成
する技術に関する。
ondole−tor on 1nsulator)と
呼ばれる技術、すなわち絶縁物上に半導体単結晶を形成
する技術に関する。
SOI技術とは8102などの絶縁膜上に半導体、普通
はSiの学結晶薄膜を形成する技術である。
はSiの学結晶薄膜を形成する技術である。
例えば第1図に示すように、Siウェーハ2上に厚さ1
μm程度の5L02膜1を形成、さらにこの上に非晶質
ないしは微結晶性Si薄膜3を形成する。これに高エネ
ルキー′電子#lあるいはレーザー光などを50μn〕
程度に絞ったビーム5を照射するとその部分のみSi4
膜が溶けた領域7ができる。そこでビーム5を矢印6の
ごとく定食すると、溶けた領域7も移動し、ビーム5の
後では冷えるに従い固化するが、ビーム5の定食速度と
エネルギーを適当に選ぶと、同図左端にある、あるいは
できた種結晶に従い単結晶層4が成長し、第2図のこと
〈ビーム5でウェー・・8全面を走置することにより、
全面単結晶化した単結品薄j摸が得られるわけである。
μm程度の5L02膜1を形成、さらにこの上に非晶質
ないしは微結晶性Si薄膜3を形成する。これに高エネ
ルキー′電子#lあるいはレーザー光などを50μn〕
程度に絞ったビーム5を照射するとその部分のみSi4
膜が溶けた領域7ができる。そこでビーム5を矢印6の
ごとく定食すると、溶けた領域7も移動し、ビーム5の
後では冷えるに従い固化するが、ビーム5の定食速度と
エネルギーを適当に選ぶと、同図左端にある、あるいは
できた種結晶に従い単結晶層4が成長し、第2図のこと
〈ビーム5でウェー・・8全面を走置することにより、
全面単結晶化した単結品薄j摸が得られるわけである。
この薄膜中にLSIを形成すると、通常のLSIと異な
り、種々のSi基板による奇性効果を防ぐことができ、
非常に高性能の素子が期待できる。
り、種々のSi基板による奇性効果を防ぐことができ、
非常に高性能の素子が期待できる。
また安価な石英基板などを用いて安1曲で大面積の単結
晶薄膜ができることから、良質の太陽成泡ができ、さら
に大面積の薄膜LSIができるようになり、表示用デバ
イスの応用が期待されている。
晶薄膜ができることから、良質の太陽成泡ができ、さら
に大面積の薄膜LSIができるようになり、表示用デバ
イスの応用が期待されている。
また、基板2にすでに素子を形成した基板を用いると、
下地の素子を壊さずにLSIを多層化することができ、
三次元構造の高集積素子が実現することが期待されてい
る。
下地の素子を壊さずにLSIを多層化することができ、
三次元構造の高集積素子が実現することが期待されてい
る。
dうまでもなく、時に後者の場合は5iQ2膜1はSi
ウェーハ2上を完全に覆っている必要はなく、この結果
露出したSiウエーノ・2が種として働き、上日己単結
晶化はよシスムーズに行なわれる。
ウェーハ2上を完全に覆っている必要はなく、この結果
露出したSiウエーノ・2が種として働き、上日己単結
晶化はよシスムーズに行なわれる。
しかしながら、従来の方法は以下に述べるような問題を
抱えており、実用化にはまだ遠い状態にろる− まず、第2図において、ビームの走査線9に沿って固化
する時、すでにビーム走査が終って単結晶・出した領」
或50を槙として単結晶化することを期待する訳でるる
か、反対徂uの未だ単結晶化していない領域51にも接
してお9、ここの不規則な原子配列の影響を受けて単結
晶化が不完全になシ易く、ワエーハ8全面の単一結晶化
は困難である。
抱えており、実用化にはまだ遠い状態にろる− まず、第2図において、ビームの走査線9に沿って固化
する時、すでにビーム走査が終って単結晶・出した領」
或50を槙として単結晶化することを期待する訳でるる
か、反対徂uの未だ単結晶化していない領域51にも接
してお9、ここの不規則な原子配列の影響を受けて単結
晶化が不完全になシ易く、ワエーハ8全面の単一結晶化
は困難である。
t7=L、例え単結晶化したとしても、領域50は準結
晶化後、すぐ近くを次のビーム走査が行なわれるため、
溶けないが鍋熱のパルスを受けることになシ、特にこれ
が局所的な加熱であるため強い熱応力を発生して結晶欠
陥を生じ易い1、さらに細かくは、ビーム内のエネルギ
ー分布、溶けた領域7円および端部の温度分布は単結晶
化に適さない中途半端な加熱条件の部分を生み、走萱線
9に沿った不完全な領域を生じ易い。
晶化後、すぐ近くを次のビーム走査が行なわれるため、
溶けないが鍋熱のパルスを受けることになシ、特にこれ
が局所的な加熱であるため強い熱応力を発生して結晶欠
陥を生じ易い1、さらに細かくは、ビーム内のエネルギ
ー分布、溶けた領域7円および端部の温度分布は単結晶
化に適さない中途半端な加熱条件の部分を生み、走萱線
9に沿った不完全な領域を生じ易い。
また、単結晶化との兼ね合いで、ビーム5の走査速度は
貢々l m / s程度に押えられ、−見して判るよう
にこのような熱処理方法ではウェーハ8の全面の処理時
間が1枚当り1時間以上と非常に長くなり、このままで
は実用化は困難である。
貢々l m / s程度に押えられ、−見して判るよう
にこのような熱処理方法ではウェーハ8の全面の処理時
間が1枚当り1時間以上と非常に長くなり、このままで
は実用化は困難である。
本発明はこのような従来技術の問題全解決し、SOI技
術を実用化ならしめることを目的とする。
術を実用化ならしめることを目的とする。
上記目的を達成するための本発明の構成は、総括性領域
よシ長く、巾の狭いビームを照射し、かつ、該ビームを
基板に対し相対的に巾方向に走査させることにある。
よシ長く、巾の狭いビームを照射し、かつ、該ビームを
基板に対し相対的に巾方向に走査させることにある。
すなわち、本発明の骨子とするところは、溶けた領域を
ウェーハ8を横断する。少なくとも利用しようどする領
域全部を横断する細い線状とし、ウェーハ8上で走査境
界を生じないようにして溶けた領域が固化するに於て単
結晶化していない領域51に絶対触れさせないようにす
ること、さらにこのような線状の溶けた領域を作るビー
ムを直角方向に走査し、1回の走査でウェー/・旦の全
面を処理するもので、Si薄膜の単一結晶化を完全にし
、かつウエーノ・の処理時間を激減することが可能であ
る。
ウェーハ8を横断する。少なくとも利用しようどする領
域全部を横断する細い線状とし、ウェーハ8上で走査境
界を生じないようにして溶けた領域が固化するに於て単
結晶化していない領域51に絶対触れさせないようにす
ること、さらにこのような線状の溶けた領域を作るビー
ムを直角方向に走査し、1回の走査でウェー/・旦の全
面を処理するもので、Si薄膜の単一結晶化を完全にし
、かつウエーノ・の処理時間を激減することが可能であ
る。
以下本発明の詳細な説明する。
第3図および第4図は本発明の一実施例を示す。
1〜10KeV程度に加速された層状の電子ビーム11
を走査方向に絞シ込み、ウエーノ・及の表面で最も細く
なるように照射する。この結果、ウェーハ8の表面のS
i薄膜13が溶け、ウエーノ・8の表面を横断する細い
線状の溶けた領域17が生じる。
を走査方向に絞シ込み、ウエーノ・及の表面で最も細く
なるように照射する。この結果、ウェーハ8の表面のS
i薄膜13が溶け、ウエーノ・8の表面を横断する細い
線状の溶けた領域17が生じる。
電子ビーム11をウェー・・炙に対し相対的に矢印12
で示すように走査すると、1回の走査でSL薄膜13は
全面が単一結晶化する。
で示すように走査すると、1回の走査でSL薄膜13は
全面が単一結晶化する。
電子ビーム11のウェーハ8表面での巾、強度、走査速
度はそれぞれの間とウエーノ・炙表面付近での放熱条件
との兼ね合いである。大むねの量としては、電子ビーム
11の巾20μmとして、強度は積分量でakW8度、
走査速度は数tyn/ S程度になる。すなわち数秒で
1枚のウェー−・を処理することが可能となる。
度はそれぞれの間とウエーノ・炙表面付近での放熱条件
との兼ね合いである。大むねの量としては、電子ビーム
11の巾20μmとして、強度は積分量でakW8度、
走査速度は数tyn/ S程度になる。すなわち数秒で
1枚のウェー−・を処理することが可能となる。
第4図に付記し7ヒごとく、Si薄膜13をSi□z
、 5iaN4などあるいはこれらの複合膜などの高融
点材料からなる薄膜15で覆うことは、溶けた領域17
0衣向張力によるボール化、蒸発を防ぎ有効であるので
なおよい。同様にウエーノ・8を背後から余熱すること
も全く同様に適用できる。
、 5iaN4などあるいはこれらの複合膜などの高融
点材料からなる薄膜15で覆うことは、溶けた領域17
0衣向張力によるボール化、蒸発を防ぎ有効であるので
なおよい。同様にウエーノ・8を背後から余熱すること
も全く同様に適用できる。
本発明の他の実施例としては、電子ビとム11をレーザ
ービームに置き換えることによっても同様に得られた。
ービームに置き換えることによっても同様に得られた。
この場合、前実施例と異なシ、真空中で処理する必要が
なく、作業が簡略化できる利点が加わる。
なく、作業が簡略化できる利点が加わる。
層状のレーザービームはカマボコレンズヲ用いれば比較
的容易に易られる。
的容易に易られる。
第5図は本発明の他の実施例を示す。細長い棒状のヒー
ター18からの光および赤外線20をミラー19で集光
してビームとしてウェーハ8表面に細い線状に結像させ
るものである。ミラー19はダ円の一部として、ヒータ
ー18とウェーハ8衆面を2つの共焦点におくと簡便で
ラシ、また放物面ミラーで結像しても良い。当然複数組
のヒーターとミラーを用いても良い。本実施例によれば
一見して判る通り、所要設備が著しく簡略化できる。
ター18からの光および赤外線20をミラー19で集光
してビームとしてウェーハ8表面に細い線状に結像させ
るものである。ミラー19はダ円の一部として、ヒータ
ー18とウェーハ8衆面を2つの共焦点におくと簡便で
ラシ、また放物面ミラーで結像しても良い。当然複数組
のヒーターとミラーを用いても良い。本実施例によれば
一見して判る通り、所要設備が著しく簡略化できる。
なお、本発明の特徴点を明確にするため前述の本実施例
に似た公知例として、第6図に示すような方法が提案さ
れている( Electrenics June/2
VO1551)、45 (1982))。これは棒状
ヒーター22をウェーハ8に近接させて輻射熱でSi薄
膜を溶融するものである。しかしこの方法では溶けた領
域の巾を細くすることが困難であり、広い面積が液化し
て前記ボール化が起こシ易く、また、個々の部分の高温
加熱4間が長くなシ、下地のSlウェーハ2も溶融し、
変形を沼ねいたシし易く、さらに素子構造を多層化する
場肝には下地のすでに形成した素子がくずれてしまうた
めに利用できないなど多くの問題を抱えている。絶縁物
基板の場合でも総熱量が太きいため、破壊や歪を生じ易
い。
に似た公知例として、第6図に示すような方法が提案さ
れている( Electrenics June/2
VO1551)、45 (1982))。これは棒状
ヒーター22をウェーハ8に近接させて輻射熱でSi薄
膜を溶融するものである。しかしこの方法では溶けた領
域の巾を細くすることが困難であり、広い面積が液化し
て前記ボール化が起こシ易く、また、個々の部分の高温
加熱4間が長くなシ、下地のSlウェーハ2も溶融し、
変形を沼ねいたシし易く、さらに素子構造を多層化する
場肝には下地のすでに形成した素子がくずれてしまうた
めに利用できないなど多くの問題を抱えている。絶縁物
基板の場合でも総熱量が太きいため、破壊や歪を生じ易
い。
以上の説明で判る通シ、本発明によりe綴物上の半導体
薄膜の単結晶化をより完全に容易に達成することができ
、半導体素子の性能を飛躍的に改善することが可能にな
る。特にビームの長さを長くすれば、複数のウェーハを
並行して処理することも可能であり、実用上の効果はさ
らに犬さくなる。
薄膜の単結晶化をより完全に容易に達成することができ
、半導体素子の性能を飛躍的に改善することが可能にな
る。特にビームの長さを長くすれば、複数のウェーハを
並行して処理することも可能であり、実用上の効果はさ
らに犬さくなる。
なお本発明において、Si薄膜を溶融する場合について
述べたが、融点近辺では固体の一1′までも原子の再配
列が生じ、単結晶化が起こ□。その場合もビームの強度
を変えるのみで本発明は全く同様に適用できる。
述べたが、融点近辺では固体の一1′までも原子の再配
列が生じ、単結晶化が起こ□。その場合もビームの強度
を変えるのみで本発明は全く同様に適用できる。
−また説明に用いた材料、形状、数値は必ずしもこれに
限定されるものではないことは言うまでもない。Slウ
ェーハはこれが上層の5iOz膜と共に8102基板あ
るいは全く他の材料であっても良く、Slウェーハおよ
びS1薄膜もこれが他の半導体材料の場合にも適用でき
ることは明らかである。
限定されるものではないことは言うまでもない。Slウ
ェーハはこれが上層の5iOz膜と共に8102基板あ
るいは全く他の材料であっても良く、Slウェーハおよ
びS1薄膜もこれが他の半導体材料の場合にも適用でき
ることは明らかである。
第1図は従来技術における熱処理時のウエーノ・断面図
、第2図は同じく従来技術の説明図、第3図と第5図は
本発明の詳細な説明図、第4図は本発明における熱処理
時のウェー・・−面図、第6図は他の従来技術の説明図
でるる。 1 ・・・ S iQJ摸、 2 ・・・ 3i
ウ ニーノー、 3 、 13 ・・・S1薄膜、4
,14・・・単結晶化した一8i薄膜、5・・・ビーム
、7,17・・・溶けた領域、8・・・Si薄膜のつい
たウエーノ1.18・・・棒状ヒーター、19・・・ミ
ラー、21・・・移動ステージ。 χ j 図 ■ 2 吊 亮 、3 図 第4図 第5図 旧22 8
、第2図は同じく従来技術の説明図、第3図と第5図は
本発明の詳細な説明図、第4図は本発明における熱処理
時のウェー・・−面図、第6図は他の従来技術の説明図
でるる。 1 ・・・ S iQJ摸、 2 ・・・ 3i
ウ ニーノー、 3 、 13 ・・・S1薄膜、4
,14・・・単結晶化した一8i薄膜、5・・・ビーム
、7,17・・・溶けた領域、8・・・Si薄膜のつい
たウエーノ1.18・・・棒状ヒーター、19・・・ミ
ラー、21・・・移動ステージ。 χ j 図 ■ 2 吊 亮 、3 図 第4図 第5図 旧22 8
Claims (1)
- 1、絶縁物もしくは少なくとも表面の一部を絶縁物薄膜
で覆われた基板に、非晶質もしくは多結晶牛導体薄膜を
形成する工程と、該半導体薄膜を、少なくともその総括
性領域(利用領域ンより長く巾の狭いビームを照射する
ことにより加熱し、かつ該るビームを上記基板に対し相
対的に巾方向に走査し、上記半導体薄膜を単結晶化する
工程を有することを特徴とする、半導体素子の製造方法
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57184548A JPS5974620A (ja) | 1982-10-22 | 1982-10-22 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57184548A JPS5974620A (ja) | 1982-10-22 | 1982-10-22 | 半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5974620A true JPS5974620A (ja) | 1984-04-27 |
Family
ID=16155119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57184548A Pending JPS5974620A (ja) | 1982-10-22 | 1982-10-22 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5974620A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245316A (ja) * | 2009-04-07 | 2010-10-28 | Sumco Corp | エピタキシャルウェーハの製造方法 |
-
1982
- 1982-10-22 JP JP57184548A patent/JPS5974620A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010245316A (ja) * | 2009-04-07 | 2010-10-28 | Sumco Corp | エピタキシャルウェーハの製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6281709A (ja) | 半導体装置の製造方法 | |
JPS60257511A (ja) | 熱処理方法及びそれに用いる熱処理装置 | |
JPH0588544B2 (ja) | ||
JPH027415A (ja) | Soi薄膜形成方法 | |
JPS5974620A (ja) | 半導体素子の製造方法 | |
JPS5892213A (ja) | 半導体単結晶膜の製造方法 | |
JPS58139423A (ja) | ラテラルエピタキシヤル成長法 | |
JPS61266387A (ja) | 半導体薄膜のレ−ザ再結晶化法 | |
JP2569402B2 (ja) | 半導体薄膜結晶層の製造方法 | |
JPS61102723A (ja) | 半導体装置の製造方法 | |
JPS5919311A (ja) | 半導体装置の製造方法 | |
JPH03280418A (ja) | 半導体膜の製造方法 | |
JPS6237922A (ja) | 半導体基板 | |
JPH02211617A (ja) | 半導体装置の製造方法 | |
JPS6354715A (ja) | 半導体薄膜のビ−ムアニ−ル方法 | |
JPH01162321A (ja) | 半導体単結晶層の製造方法 | |
JPS61136219A (ja) | 単結晶シリコン膜の形成方法 | |
JPH0453124A (ja) | 単結晶シリコン薄膜の製造方法およびその装置 | |
JPS61179523A (ja) | 単結晶薄膜形成方法 | |
JPS60229330A (ja) | 半導体装置の製造方法 | |
JPS59202622A (ja) | 単結晶薄膜の製造方法 | |
JPH03250620A (ja) | 半導体装置の製造方法 | |
JPS62250629A (ja) | 半導体装置の製造方法 | |
JPS61201414A (ja) | シリコン単結晶層の製造方法 | |
JPH03292717A (ja) | 結晶性半導体薄膜の製造方法 |