JPS5928326A - ３次元集積回路部材の製造方法 - Google Patents
３次元集積回路部材の製造方法Info
- Publication number
- JPS5928326A JPS5928326A JP57137391A JP13739182A JPS5928326A JP S5928326 A JPS5928326 A JP S5928326A JP 57137391 A JP57137391 A JP 57137391A JP 13739182 A JP13739182 A JP 13739182A JP S5928326 A JPS5928326 A JP S5928326A
- Authority
- JP
- Japan
- Prior art keywords
- film
- caused
- semiconductor
- crystal
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02598—Microstructure monocrystalline
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、３次元集積回路部材の製造方法に関し、特に
、絶縁体膜上に完全な半導体結晶膜を形成させる製造方
法を提供するものである。
、絶縁体膜上に完全な半導体結晶膜を形成させる製造方
法を提供するものである。
立体的に、集積回路（ＩＣ） を製造するには、まず、
シリコン基板単結晶の上に素子を作製し、その上を絶縁
膜で覆い、次に８１薄膜を付け、これを既に作製した素
子を損傷することなく単結晶化し、この上にまた素子を
形成する。このような、絶縁膜上にＳｔ結晶膜を形成す
る技術をＳＯＩ （Ｓ１１１ｃｏｎｏｎ Ｉｎ５ｕｌａ
ｔｏｒ）技術と呼んでいる。
シリコン基板単結晶の上に素子を作製し、その上を絶縁
膜で覆い、次に８１薄膜を付け、これを既に作製した素
子を損傷することなく単結晶化し、この上にまた素子を
形成する。このような、絶縁膜上にＳｔ結晶膜を形成す
る技術をＳＯＩ （Ｓ１１１ｃｏｎｏｎ Ｉｎ５ｕｌａ
ｔｏｒ）技術と呼んでいる。
ＳＯＩ薄膜には、従来、シリコン酸化膜５ｔ０２（非晶
質）や絶縁体結晶膜が用いられ、その上にＣＶＤ（Ｃｈ
ｓｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏａｌｔｌｏｎ）法
などで形成した非晶質Ｓｔ膜をレーザー照射で加熱し単
結晶化する方法が行なわれている。代表的なものを第１
図（４）およびψンに示す。
質）や絶縁体結晶膜が用いられ、その上にＣＶＤ（Ｃｈ
ｓｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏａｌｔｌｏｎ）法
などで形成した非晶質Ｓｔ膜をレーザー照射で加熱し単
結晶化する方法が行なわれている。代表的なものを第１
図（４）およびψンに示す。
第１図（５）では、ｓｉ単結晶基板／上に配置した絶縁
体膜膜上に８１膜３を被着しており、この８１膜３の一
部分はＳ１単結晶基板ｌに接している。従ってレーザー
光ｌθの照射により８１膜３を融解した後、このＳ１単
結晶基板／と接している部分が下地と同じ方位に結晶化
するので、それを種結晶として横方向に成長させ、絶縁
体膜２上のＳＬｇ１％ｊを結晶化する。これはいわゆる
シーディングエビタクシ（Ｓｅ＠ｄｉｎｇ ｅｐｌｔａ
ｒｙ）法である。
体膜膜上に８１膜３を被着しており、この８１膜３の一
部分はＳ１単結晶基板ｌに接している。従ってレーザー
光ｌθの照射により８１膜３を融解した後、このＳ１単
結晶基板／と接している部分が下地と同じ方位に結晶化
するので、それを種結晶として横方向に成長させ、絶縁
体膜２上のＳＬｇ１％ｊを結晶化する。これはいわゆる
シーディングエビタクシ（Ｓｅ＠ｄｉｎｇ ｅｐｌｔａ
ｒｙ）法である。
加熱法には、パルスレーザ−またはパルス電子ビームで
広い面積（例えばｔｃ＋Ｊ）を一度に照射する方法と、
小面積を照射する慴レーザーまたは電子ビームで広い面
積を走査する方法とがある。
広い面積（例えばｔｃ＋Ｊ）を一度に照射する方法と、
小面積を照射する慴レーザーまたは電子ビームで広い面
積を走査する方法とがある。
第１図（Ｂ）ではＳ１単結晶基板ｌに被着した絶縁体膜
弘をまずレーザー光１０を照射して下地の基板ｌの８１
単結晶と方位をとって単結晶化し、その上に付着したＳ
１膜３を絶縁体結晶μと方位をとって単結晶化する方法
である。
弘をまずレーザー光１０を照射して下地の基板ｌの８１
単結晶と方位をとって単結晶化し、その上に付着したＳ
１膜３を絶縁体結晶μと方位をとって単結晶化する方法
である。
第１図囚および（Ｂ）において結晶の成長方向を矢印〃
で示す。
で示す。
しかしながら、これらの方法で形成したＳｌ膜３は転位
、双晶、粒界など結晶欠陥を高密度に含んでおり、実用
化されるに至っていない。かかる欠陥の発生原因につい
ては次のλつが考えられる。
、双晶、粒界など結晶欠陥を高密度に含んでおり、実用
化されるに至っていない。かかる欠陥の発生原因につい
ては次のλつが考えられる。
について述べる。
絶縁膜上で融解したＳ１膜３は、一般に、一点から固化
せず、各所で固化するために結晶核が多数発生し、これ
らの結晶核が必ずしも同じ方位をとらないため、単結晶
とはならず、その結果粒界が発生する。ＩＮ ／図囚の
方法においても、１種結晶から遠いところに結晶核が発
生するので、横方向の成長距離はせいぜい数μｍ止りで
ある。なお、実用的には数１００μｍが必要とされてい
る。
せず、各所で固化するために結晶核が多数発生し、これ
らの結晶核が必ずしも同じ方位をとらないため、単結晶
とはならず、その結果粒界が発生する。ＩＮ ／図囚の
方法においても、１種結晶から遠いところに結晶核が発
生するので、横方向の成長距離はせいぜい数μｍ止りで
ある。なお、実用的には数１００μｍが必要とされてい
る。
−） 次に冷却過程において欠陥が発生する原因につい
て述べる。
て述べる。
一方向凝固の場合に６１結晶が成長する過程のＸ線その
場観察（Ｘ線回折顕微法）全すると、融液からは完全な
領域が成長し、冷却過程で熱応力により結晶欠陥が発生
することがわかる。ＳＯＩ形成の場合には、特に、絶縁
体とＳｌの膨張係数の違いにより、冷却過程で応力が発
生し、結晶欠陥が高密度に導入される。
場観察（Ｘ線回折顕微法）全すると、融液からは完全な
領域が成長し、冷却過程で熱応力により結晶欠陥が発生
することがわかる。ＳＯＩ形成の場合には、特に、絶縁
体とＳｌの膨張係数の違いにより、冷却過程で応力が発
生し、結晶欠陥が高密度に導入される。
従って、完全な単結晶膜を形成するには、上記一つの問
題を解決しなければならない。
題を解決しなければならない。
そこで、本発明の目的は、かかる問題点を解決して、絶
縁体膜上に完全な半導体結晶膜を形成せしめて構成する
３次元集積回路部材の製造方法を提供することにある。
縁体膜上に完全な半導体結晶膜を形成せしめて構成する
３次元集積回路部材の製造方法を提供することにある。
かかる目的を達成するために、本発明は半導体基板単結
晶上に、該半導体基板単結晶の融点より充分低い融点を
もつ絶縁体膜を形成し、該絶縁体膜上に半導体膜を被着
せしめ、これを加熱融解して、絶縁体融液膜上にて半導
体結晶膜を形成させ不ことを特徴とするものである。
晶上に、該半導体基板単結晶の融点より充分低い融点を
もつ絶縁体膜を形成し、該絶縁体膜上に半導体膜を被着
せしめ、これを加熱融解して、絶縁体融液膜上にて半導
体結晶膜を形成させ不ことを特徴とするものである。
以下に図面を参照して本発明の詳細な説明する。
本発明では、第１図（２）の方法において、シリコンよ
りも低融点の絶縁材料を用い、レーザー照射で８１膜を
融解すると同時に、下地の絶縁物（またはその表面層）
をも融解し、Ｓｔ膜は液体絶縁膜上に横方向に成長させ
て結晶化した後、絶縁膜を低温で固化させるようにする
。このようにすると、以下に説明するように上述したλ
つの問題を解決することができる。
りも低融点の絶縁材料を用い、レーザー照射で８１膜を
融解すると同時に、下地の絶縁物（またはその表面層）
をも融解し、Ｓｔ膜は液体絶縁膜上に横方向に成長させ
て結晶化した後、絶縁膜を低温で固化させるようにする
。このようにすると、以下に説明するように上述したλ
つの問題を解決することができる。
まず、はじめに、固化過程において結晶核の発生を防止
できることについて述べる。
できることについて述べる。
（６，２図に示すように液体の下地！を用いると、その
上で融解した物質（金属またはｓｔ）ｇは、その物質の
融点より大きく温度を下げないと、固化がはじまらない
。たとえば、適当な液体上の金属では、融点より数１０
０℃以下になっても過冷却状態の液体に保持されている
場合が多い。このことは第１図（Ａ）の方法において、
液体の絶縁体下地を用いれば、種結晶から数αはなれた
部分の同化は、横方向の成長端が到達するまで起こらな
いことを意匠する。すなわち、同化が起こらないため、
異なった方向をもつ結晶核が発生しない。従って本方法
により大面積の単結晶薄膜を形成することができる。
上で融解した物質（金属またはｓｔ）ｇは、その物質の
融点より大きく温度を下げないと、固化がはじまらない
。たとえば、適当な液体上の金属では、融点より数１０
０℃以下になっても過冷却状態の液体に保持されている
場合が多い。このことは第１図（Ａ）の方法において、
液体の絶縁体下地を用いれば、種結晶から数αはなれた
部分の同化は、横方向の成長端が到達するまで起こらな
いことを意匠する。すなわち、同化が起こらないため、
異なった方向をもつ結晶核が発生しない。従って本方法
により大面積の単結晶薄膜を形成することができる。
次に冷却過程において欠陥の発生を防止できることにつ
いて述べる。
いて述べる。
Ｓｔ結晶の強度は融点から温度を降下していくにしたが
って大きくなり、６００℃以下では結晶欠陥の発生は殆
ど起こらない。
って大きくなり、６００℃以下では結晶欠陥の発生は殆
ど起こらない。
それゆえ、絶縁材料に融点、または軟化温度が充分低い
ものを選べば、成長したＳ１結晶は融点（１１１１０℃
）から絶縁膜が固化する温度まで冷却される間には、液
体に接していて、大きい応力を受けず、欠陥の発生を防
止することができる。すなわち、従来の方法では固体状
態にある絶縁体の上に８１結晶膜を融液から成長させる
のに対して、本発明は、８１結晶膜を先に成長させてお
き、その下の絶縁体は充分低い温度で固化させることを
特徴とするものである。
ものを選べば、成長したＳ１結晶は融点（１１１１０℃
）から絶縁膜が固化する温度まで冷却される間には、液
体に接していて、大きい応力を受けず、欠陥の発生を防
止することができる。すなわち、従来の方法では固体状
態にある絶縁体の上に８１結晶膜を融液から成長させる
のに対して、本発明は、８１結晶膜を先に成長させてお
き、その下の絶縁体は充分低い温度で固化させることを
特徴とするものである。
絶縁体材料としては、（１）融点が低く、（、？）８１
の融点（１ｌＩｉｏ℃）においても蒸気圧が低く、シか
も（３）高温で８１と反応しないものを選ぶ必要がある
。
の融点（１ｌＩｉｏ℃）においても蒸気圧が低く、シか
も（３）高温で８１と反応しないものを選ぶ必要がある
。
Ｓｌの融解中に絶縁体から不純物が混入するが、加熱に
パルスレーザ−を使用する場合には、融解時間は２００
ナノ秒程度であるので、不純物の拡散距離はＪＯＯＯＡ
以下で問題にならない。ふルーザーなどを用いるときに
は、融解時間が長いので、この場合には、絶縁体に硼珪
酸ガラス、燐珪酸ガラスなど、ドーパント元素を含有す
るガラスを使用すれば、Ｓ１結晶膜にドーピングをする
ことができる利点がある。
パルスレーザ−を使用する場合には、融解時間は２００
ナノ秒程度であるので、不純物の拡散距離はＪＯＯＯＡ
以下で問題にならない。ふルーザーなどを用いるときに
は、融解時間が長いので、この場合には、絶縁体に硼珪
酸ガラス、燐珪酸ガラスなど、ドーパント元素を含有す
るガラスを使用すれば、Ｓ１結晶膜にドーピングをする
ことができる利点がある。
以上述べた説明から明らかなように、本発明によれば、
第１図■の横方向の成長において、絶縁体上での固化の
過程において核発生がないので、大面積の８１単結晶薄
膜を形成できる。パルスレーザ−照射を用いる場合には
、照射面積はｌｃｄ程度であるが、照射位置を移動する
ことによりパルスレーザ−照射をくりかえし行うことも
可能である。
第１図■の横方向の成長において、絶縁体上での固化の
過程において核発生がないので、大面積の８１単結晶薄
膜を形成できる。パルスレーザ−照射を用いる場合には
、照射面積はｌｃｄ程度であるが、照射位置を移動する
ことによりパルスレーザ−照射をくりかえし行うことも
可能である。
また係レーザーを走査して加熱してもよい。
本発明では、絶縁体に融点の低いものを使用すれば、完
全性の高いＳ１単結晶薄膜を形成することができる。
全性の高いＳ１単結晶薄膜を形成することができる。
このように、本発明によれば、大面積で完全性の高い半
導体単結晶膜を絶縁体結晶上に形成できるので、３次元
ＩＣへの応用のほか、高速ＦＥＴにも利用できる。
導体単結晶膜を絶縁体結晶上に形成できるので、３次元
ＩＣへの応用のほか、高速ＦＥＴにも利用できる。
なお、以上の説明においては、８１結晶膜について述べ
たが、本発明はＳｔだけでなく 、ＧａＡｓなど他の化
合物半導体にも適用できる。
たが、本発明はＳｔだけでなく 、ＧａＡｓなど他の化
合物半導体にも適用できる。
第７図（Ａ）および（Ｂ）は絶縁体上に８１単結晶膜を
、それぞれ、シーディングエピタクシ法およびエピタク
シ法で形成する場合を示す断面図、第一図は本発明によ
る液体上での半導体または金属の固化を示す断面図であ
る。 ｌ・・・基板８１単結晶、 −・・・絶縁体膜、 ３・・・Ｓ１膜、 グ・・・絶縁体結晶、 ！・・・液体、 ６・・・金属（またはｓｉ ）。 特許出願人 日本放送協会 第１図 （Ａ） （Ｂ）０ １１１１１１１！ｒ １１１１１１１／第２図 只
、それぞれ、シーディングエピタクシ法およびエピタク
シ法で形成する場合を示す断面図、第一図は本発明によ
る液体上での半導体または金属の固化を示す断面図であ
る。 ｌ・・・基板８１単結晶、 −・・・絶縁体膜、 ３・・・Ｓ１膜、 グ・・・絶縁体結晶、 ！・・・液体、 ６・・・金属（またはｓｉ ）。 特許出願人 日本放送協会 第１図 （Ａ） （Ｂ）０ １１１１１１１！ｒ １１１１１１１／第２図 只
Claims (1)
- 【特許請求の範囲】 ｌ）半導体基板単結晶上に、該半導体基板単結晶の融点
より充分低い融点をもつ絶縁体膜を形成し、該絶縁体膜
上に半導体膜を被着せしめ、これを加熱融解して、絶縁
体融液膜上にて半導体結晶膜を形成させることを特徴と
する３次元集積回路部材の製造方法。 、２）前記半導体膜がシリコン膜であることを特徴とす
る特許請求の範囲第１項記載の３次元集積回路部材の製
造方法。 ３）前記絶縁体膜として、硼珪酸ガラス、または燐珪酸
ガラスを用いることを特徴とする特許請求の範囲第７項
または第２項記載の３次元集積回路部材の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137391A JPS5928326A (ja) | 1982-08-09 | 1982-08-09 | ３次元集積回路部材の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57137391A JPS5928326A (ja) | 1982-08-09 | 1982-08-09 | ３次元集積回路部材の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5928326A true JPS5928326A (ja) | 1984-02-15 |
Family
ID=15197579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57137391A Pending JPS5928326A (ja) | 1982-08-09 | 1982-08-09 | ３次元集積回路部材の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5928326A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2109000A1 (en) | 2004-09-10 | 2009-10-14 | FUJIFILM Corporation | Polymer having polymerizable group, polymerizable composition, planographic printing plate precursor, and planographic printing method using the same |
| EP2177357A2 (en) | 2008-08-29 | 2010-04-21 | Fujifilm Corporation | Negative-working lithographic printing plate precursor and method of lithographic printing using same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157019A (en) * | 1980-05-08 | 1981-12-04 | Fujitsu Ltd | Manufacture of substrate for semiconductor device |
-
1982
- 1982-08-09 JP JP57137391A patent/JPS5928326A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56157019A (en) * | 1980-05-08 | 1981-12-04 | Fujitsu Ltd | Manufacture of substrate for semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2109000A1 (en) | 2004-09-10 | 2009-10-14 | FUJIFILM Corporation | Polymer having polymerizable group, polymerizable composition, planographic printing plate precursor, and planographic printing method using the same |
| EP2177357A2 (en) | 2008-08-29 | 2010-04-21 | Fujifilm Corporation | Negative-working lithographic printing plate precursor and method of lithographic printing using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6353915A (ja) | Ｓｏｉ装置の製造方法 | |
| JPS5939790A (ja) | 単結晶の製造方法 | |
| WO1982003639A1 (en) | Lateral epitaxial growth by seeded solidification | |
| JPS5928326A (ja) | ３次元集積回路部材の製造方法 | |
| JPS6046539B2 (ja) | シリコン結晶膜の製造方法 | |
| JPS5856406A (ja) | 半導体膜の製造方法 | |
| JPH01132116A (ja) | 結晶物品及びその形成方法並びにそれを用いた半導体装置 | |
| JPH0236052B2 (ja) | ||
| JPH0370123A (ja) | 結晶性半導体膜の形成方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPH0118575B2 (ja) | ||
| JPH0810669B2 (ja) | Ｓｏｉ膜の形成方法 | |
| JPS60164316A (ja) | 半導体薄膜の形成方法 | |
| JPH01149418A (ja) | 電子素子用基板及びその製造方法 | |
| JPH01132115A (ja) | Ｓｏｉ構造の形成方法 | |
| SU426602A1 (ru) | Способ изол ции элементов интегральной схемы | |
| JPH0334847B2 (ja) | ||
| Lee et al. | Epitaxial Crystallization of Ge on Si Using Evaporation and Recrystallization Techniques | |
| JPH0354819A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS62130510A (ja) | 半導体基体の製造方法 | |
| EL HANG et al. | EPITAXIAL CRYSTALLIZATION OF Ge ON Si USING EVAPORATION AND RECRYSTALLIZATION TECHNIQUES | |
| Gupta et al. | Semiconductor Growth Techniques and Device Fabrication | |
| JPS61251114A (ja) | 単結晶シリコン膜の製造方法 | |
| JPS6341210B2 (ja) | ||
| JPH01132114A (ja) | 単結晶薄膜の形成方法 |