JPS59181803A - カレント・ミラ−回路 - Google Patents
カレント・ミラ−回路Info
- Publication number
- JPS59181803A JPS59181803A JP58053947A JP5394783A JPS59181803A JP S59181803 A JPS59181803 A JP S59181803A JP 58053947 A JP58053947 A JP 58053947A JP 5394783 A JP5394783 A JP 5394783A JP S59181803 A JPS59181803 A JP S59181803A
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- transistor
- transistors
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 239000002253 acid Substances 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
- H03F3/45174—Mirror types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/282—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator astable
- H03K3/2821—Emitters connected to one another by using a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45176—A cross coupling circuit, e.g. consisting of two cross coupled transistors, being added in the load circuit of the amplifying transistors of a differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
し発明の技術分野］
不発り」ば、抜数個のトランジスタのコレクタのいずれ
か（（入力′直流が供給されると、七のトランジスタと
ベース同士が共通接続されているトランジスタのコレク
タより出力ｍ ？ｔｆｉがイＺ）られるカレント・ミラ
ー回路に関する。 ［発明の技術的背景とその問題へ］ 上記の複数入力端を有するカレント・ミラー回路は、例
えば、コンデンサーに充放電を行うことにより発振出力
を得るマルチバイブレークの発振局？皮数を醒流制御す
る場合等に用いられている。 第１図は、２入力端を有するカレント・ミラー回路（り
をマルチバイブレータ（２）の発振出力制御に用いた場
合の、模式的な構成図であるう図においてカレット・ミ
ラー回路（Ｌ）は、それぞれのベース同士が接続された
２糺のトランジスタ対、 ＱｌとＱ２およびＱ３とＱ４
を有し、トランジスタＱｌ、Ｑ２．Ｑ３゜Ｑ４の各エミ
ッタは、それぞれ抵抗Ｒ，、Ｒ２，Ｒ３，Ｉ’１４を介
して接地されている。まだ、トランジスタＱ１とＱ２お
よびＱ３とＱ４のそれぞれにベース電流を供給するため
に、とのｆｌｌではトランジスタＱ１のコレクタトヘー
ス同士を接続し、同様に、トランジスタＱ４のコレクタ
とベース同士を接続している。またトランジスタＱ２
、Ｑ３のコレクタ間知は、コンデンサ（７）が接続され
ている。 上記のカレント・ミラー回路（Ｌ）では、トランジスタ
Ｑ、、Ｑ＋４のコレクタが各々入力Ｄｍ （５） 、
（６）と接続されておシ、それぞれの入力端（５） 、
（６Ｊに対応する出力端（８） 、 （９）は各々ト
ランジス、りＱ２．Ｑ、のコレクタに接続されている。 第２図（ａ）に上記コンデンサ（７）の両端電圧波形（
４ａ）の波形図を示す。両端電圧波形（４ａ）の立ち上
シ期間１．と立ち下り期間４２はそれぞれ、と定められ
る。ここで■ｒｅｆ はマルチバイフＬ／ −タ（力
内の基準電圧であり、Ｃはコ／デンサ（７）の容量値を
示すものである。 上記の如く、両端電圧波形（４ａ）の立ち上り期間
か（（入力′直流が供給されると、七のトランジスタと
ベース同士が共通接続されているトランジスタのコレク
タより出力ｍ ？ｔｆｉがイＺ）られるカレント・ミラ
ー回路に関する。 ［発明の技術的背景とその問題へ］ 上記の複数入力端を有するカレント・ミラー回路は、例
えば、コンデンサーに充放電を行うことにより発振出力
を得るマルチバイブレークの発振局？皮数を醒流制御す
る場合等に用いられている。 第１図は、２入力端を有するカレント・ミラー回路（り
をマルチバイブレータ（２）の発振出力制御に用いた場
合の、模式的な構成図であるう図においてカレット・ミ
ラー回路（Ｌ）は、それぞれのベース同士が接続された
２糺のトランジスタ対、 ＱｌとＱ２およびＱ３とＱ４
を有し、トランジスタＱｌ、Ｑ２．Ｑ３゜Ｑ４の各エミ
ッタは、それぞれ抵抗Ｒ，、Ｒ２，Ｒ３，Ｉ’１４を介
して接地されている。まだ、トランジスタＱ１とＱ２お
よびＱ３とＱ４のそれぞれにベース電流を供給するため
に、とのｆｌｌではトランジスタＱ１のコレクタトヘー
ス同士を接続し、同様に、トランジスタＱ４のコレクタ
とベース同士を接続している。またトランジスタＱ２
、Ｑ３のコレクタ間知は、コンデンサ（７）が接続され
ている。 上記のカレント・ミラー回路（Ｌ）では、トランジスタ
Ｑ、、Ｑ＋４のコレクタが各々入力Ｄｍ （５） 、
（６）と接続されておシ、それぞれの入力端（５） 、
（６Ｊに対応する出力端（８） 、 （９）は各々ト
ランジス、りＱ２．Ｑ、のコレクタに接続されている。 第２図（ａ）に上記コンデンサ（７）の両端電圧波形（
４ａ）の波形図を示す。両端電圧波形（４ａ）の立ち上
シ期間１．と立ち下り期間４２はそれぞれ、と定められ
る。ここで■ｒｅｆ はマルチバイフＬ／ −タ（力
内の基準電圧であり、Ｃはコ／デンサ（７）の容量値を
示すものである。 上記の如く、両端電圧波形（４ａ）の立ち上り期間
【１
、立ち下ゆ期間【２はそれぞれカレント・ミラー回路（
１）の出力電流工２．ｌ３ＶＣ存在している。マルチバ
イブレーク（２）は、この両端出力波形（４ａ）を基に
第２図（ｂ）に示す発振信号（４ｂ）を出力する。両端
電圧波形（４ａ）の振幅値は一定であるため、発拶信号
（４ｂ）のデー−ティ比ａ：ｂは、出力電流Ｉ、、Ｉ、
の値によって決定される。すなわち、デー−ティ比ａ：
ｂは、期間１１．１２内における信号の傾斜の度合によ
り決定されるが、この度合は出力′６流工、。 Ｉ３に依存しているのである。ここで、上記の発振信号
（４）のデー−ティ比は１であることが望ましい０すな
わち、出力電流Ｉ２．■３の値が両者等しいことが戟求
される。 次に、カレント・ミラー回路（υの動作説明に移る０ カレント ミラー回路（、Ｌ）の入力端（５）、（６）
には、切換回路（３）を介して、交互に発振制御電流Ｉ
が供給される。いま、切換回路（３）内の切換スイッチ
が入力端（５）側に倒されているとすると、トランジス
タＱ１のコレクタに制御電流Ｉ、（二■）が供給される
。 このときトランジスタＱ１とＱ２のベースは共通接続さ
れており、かつトランジスタＱ、のコレクタよベース同
士もまた接続されているため、トランジスタＱ１に発生
するベース電圧ＶＢＥＩとトランジスタＱ２のベース電
圧Ｖｂｇｚが等しくなる４、これにより、トランジスタ
Ｑ２のコレクタには出力電流■２が流れることになる。 以−」二の動作は、入力端（６）に制御車Ｄｆｒ４（二
Ｔ）が供給された場合も全く同様であり、トランジスタ
Ｑ４のコレクタに入力′電流Ｔ４を流すことで、トラン
ジスタＱ３のコレクタに出力′電流■３が流れる。 さて、トランジスタＱ１とＱ２の特性ならびにＱ３とＱ
４の特性、および抵抗Ｒ１とＲ２ならびに■１３とＲ４
の抵抗値が各々等しい場合には、入力電流■１と出力電
流ｆ２ならびに入力電流Ｉ４と出力電流Ｔ３きはそれぞ
れ等しいものとなる。このとき、第１図に示しだ例では
、１１＝ Ｔ４（＝Ｉ ’）であるから、■２−■３と
な９、所望の通り、マルチバイブレーク（國より得られ
る発振出力（４）のデー−ティ比は】となる。 ところが、実際においては抵抗Ｒ１とＲ２２よびＲ３と
Ｒ４の抵抗値を各々厳密に一致させることは難しく、抵
抗値にばらつきが生Ｕるのを認めざるを得ない。この抵
抗値のばらつきにより、入力電δ１ｊ１１と１４の値を
等しくしだとしても、出力？６流である■２とＴ３の相
互の値は必ずしも等しくはならない。 例えば、抵抗Ｒ１とＲ２間の抵抗値のばらつき、ならび
に抵抗■（，３とＲ４間の抵抗値のばらつきを共に３％
とした場合、最悪の状態を想定し、とすると、 Ｔ２ＲＩＲ４１０３ｉ、ｏ６ ■３−Ｒ２Ｒ３０９７ となる。よって、出力電流１２，１３間には６％のばら
つきが生じることになる。 畔だ、上述の如く、抵抗値を厳密て一致させるのが稚し
いように、実際には、トランジスタＱ１と９２間の特性
ならび（てトランジスタＱ３と９４間の特性を各々等し
くすることも困難である。しかしながら、このトランジ
スタの特性のばらつき例よる出力型Ｄｆｉ；Ｉ２．Ｔ３
のばらつきは、上記の抵抗値のばらつきによるものと比
１夕してその影響は無視し得るものとなっている。 すなわち、トランジスタＱｌ 、Ｑ２のベース′ら圧ｖ
１３Ｅ１１ＡｌＢＥ２相互１ｊ４］ （７） ハらツキ
ト、トランジスタＱ３．Ｃ，！４０ベース電圧ＶＢお３
．ＶＢＥ４相互間のばらつきを共に３１ＴＩＶとし、各
トランジスタＱ１〜Ｑ４のエミベース′Ｉ４圧のばらつ
きは、エミッタ′Ｃ≦位■Ｅに対し影響を与えるだめ、
最悪の状態を想定し、とすると、 となる。よって、トランジスタの特性のばらつきによる
出力電流■２．■３のばらつきは、最悪の場合でも１係
にとどまり、この値は、抵抗値のばらつきによる出力電
流■２．■３のばらつき値である６係（で比較し、無視
し得るものとなっている。 以上説明してきたように、従来のカレント・ミラー回路
（±）では、入力電流■１と■４を等しくした古しても
、それぞれの入力電流Ｉ、、Ｉ４に対応して出力される
出力電流■２＋■３の値が等しくならず、例えば、この
カレント・ミラー回路ｆ１．）をマルチバイブレータ（
２）に接続して使用した場合ては、マルチバイブレータ
（２）の発振出力（４）のデー−ティ比を所望の値であ
る１とすることができなかった。 ［発明の目的］ 本発明は、上記した問題点に鑑みなされたもので、入力
電流が各々等しい場合には、抵抗のばらつきに何ら影響
されずば、各々の入力電流に対応して出力される出力電
流の値が等しくなるカレント・ミラー回路を提供するこ
とを目的とする。 ［発明の概要］ 本発明のカレント・ミラー回路は、入力電流が供給され
る各トランジスタのエミッタに接続される抵抗を共通の
ものとすると共（（、出力電流を供給する各トランジス
タのエミッタに接続される抵抗を共通のものとしたカレ
ント・ミラー回路である。 ［発明の実施例］ 第３図に本発明のカレント・ミラー回路の一実施例の回
路構成図を示す。本発明のカレント・ミラー回路（［り
の構成と従来のカレント・ミラー回路（１）の＋ｔＮ成
の相異点は、従来、入力電流Ｉ、、Ｔ４が供給きれるト
ランジスタ（ｈ、Ｑ、４の各エミッタに個別に接続され
ていた抵抗Ｒ１，Ｒ４を共通のものとし、ひとつの抵抗
Ｂ５とした薇と、従来、出力電流■２゜■、を供給する
トランジスタＱ２．Ｑ３の各エミッタに個別に接続され
ていた抵抗”２ ＋ ”３を共通のものとし、ひとつの
抵抗Ｒ６とした截にある。 以下、このカレント・ミラー回路部のｉｔ作説明明を行
う。カレント・ミラー回路部は入力端０υ。 Ｑ＝１）のそれぞれに交互に入力電流が供給されて動作
する。そこで蜂ず、入力端Ｑｌに入力電流■ｌが供給さ
れた場合を考える。この場合には、そのベース同士が共
通接続されているトランジスタＱ１とＱ２のみが動作状
態にあシ、トランジスタＱ３ ＋Ｑ４はいずれも非動作
状態にある。そこで、このときのカレント・ミラー回路
りの等価回路（２ｇ＋を第４図（ａ）に示す。 第４図（，１）においてトランジスタＱｌ、Ｑ２のベー
ス電圧ＶＢＥをそれぞれＶＢＨ１、ＶＢＨ２とすると、
ＶＢＥ、 十Ｒ５ｉ□−■ＢＥ２＋Ｒ６１□ ０
）となる。ところで一般にトランジスタのコレクタ４流
■。とベース−圧ＶＢＥとの関係は、ｋ；ボルツマン定
数、Ｔ；絶対温度）、■５；飽和電流である。上記の（
１） 、 （２１式より出力端Ｑ２１より出力される出
力電流■２は、 と表わされる。 次に、入力端側に入力′酸流■４が供給された場合を考
える。この場合に（ｄ、トランジスタＱ３＋Ｑ、４が動
作状頓知あシ、トランジスタＱｌ、Ｑ２は非動状態にな
る。したがって、このときのカレント・ミラー回路（す
の等価回路に昶）は第４図（ｂ）に示すものとなる。等
価回路（：ｐ）は対称形ではあるが、前述の等価回路つ
）と全く等しい。したがって、出力端（１３）より出力
される出力電流■３は、 ■３−あ一■４＋とハ、九 ・・・（４）Ｐ６Ｒ
６■３ と表わされることになる。 した−がって、本発明のカレント・ミラー回路■は、入
力電流■１を入力端０１）より供給することにより、出
力端Ｑ２＋ Ｋ （３＋式に示す出力電流工。を、まだ
人力′電流■４を入力端（１４）より供給することによ
り、出力端（１３）に（４）式に示す出力′屯流工、を
それぞれ得ることができる。 ４ ［発明の効果］ 上記の如く、本発明のカレント・ミラー回路（抑では、
−ｆ：れぞれ（３） 、 ＋４）式に示した出力′１ａ
流■２．■３が得られるが、ここでＩ、＝Ｉ、とした場
合には、（３）弐に示す入力電流■１と出力′間流■２
、ならびに（４）式に示す入力電流■４と出力電流■３
の関係は両者全く等しいため、従来問題であった抵抗値
のばらつきの影響（は全く受けず区、出力′電流■２と
１３は等しいものとなる。 なお、本発明のカレント・ミラー回路肋に？いても、ト
ランジスタＱ、〜Ｑ４の特件のばらつきの影響による出
力電流■２と１３の値の（ばらつき（不一致）ハ、従来
のカレント・ミラー回路（１）と同様に存在するが、こ
のばらつきは先に示しだ如く非常に少く、問題とはなら
ない。また、このばらつきは、単ニトランジスタＱ１〜
Ｑ４のエミッタ電位■Ｅを高く設定することにより容易
に軽減し１４ｆるものである。 以上の如く、本発明のカレント・ミラー回路（へ）は、
非常に簡単な構成により、従来問題となっていた出力＋
を流工２．■３間の値の１−ｆ、らっきを解消すること
に成功しており、その効果は絶大である。
、立ち下ゆ期間【２はそれぞれカレント・ミラー回路（
１）の出力電流工２．ｌ３ＶＣ存在している。マルチバ
イブレーク（２）は、この両端出力波形（４ａ）を基に
第２図（ｂ）に示す発振信号（４ｂ）を出力する。両端
電圧波形（４ａ）の振幅値は一定であるため、発拶信号
（４ｂ）のデー−ティ比ａ：ｂは、出力電流Ｉ、、Ｉ、
の値によって決定される。すなわち、デー−ティ比ａ：
ｂは、期間１１．１２内における信号の傾斜の度合によ
り決定されるが、この度合は出力′６流工、。 Ｉ３に依存しているのである。ここで、上記の発振信号
（４）のデー−ティ比は１であることが望ましい０すな
わち、出力電流Ｉ２．■３の値が両者等しいことが戟求
される。 次に、カレント・ミラー回路（υの動作説明に移る０ カレント ミラー回路（、Ｌ）の入力端（５）、（６）
には、切換回路（３）を介して、交互に発振制御電流Ｉ
が供給される。いま、切換回路（３）内の切換スイッチ
が入力端（５）側に倒されているとすると、トランジス
タＱ１のコレクタに制御電流Ｉ、（二■）が供給される
。 このときトランジスタＱ１とＱ２のベースは共通接続さ
れており、かつトランジスタＱ、のコレクタよベース同
士もまた接続されているため、トランジスタＱ１に発生
するベース電圧ＶＢＥＩとトランジスタＱ２のベース電
圧Ｖｂｇｚが等しくなる４、これにより、トランジスタ
Ｑ２のコレクタには出力電流■２が流れることになる。 以−」二の動作は、入力端（６）に制御車Ｄｆｒ４（二
Ｔ）が供給された場合も全く同様であり、トランジスタ
Ｑ４のコレクタに入力′電流Ｔ４を流すことで、トラン
ジスタＱ３のコレクタに出力′電流■３が流れる。 さて、トランジスタＱ１とＱ２の特性ならびにＱ３とＱ
４の特性、および抵抗Ｒ１とＲ２ならびに■１３とＲ４
の抵抗値が各々等しい場合には、入力電流■１と出力電
流ｆ２ならびに入力電流Ｉ４と出力電流Ｔ３きはそれぞ
れ等しいものとなる。このとき、第１図に示しだ例では
、１１＝ Ｔ４（＝Ｉ ’）であるから、■２−■３と
な９、所望の通り、マルチバイブレーク（國より得られ
る発振出力（４）のデー−ティ比は】となる。 ところが、実際においては抵抗Ｒ１とＲ２２よびＲ３と
Ｒ４の抵抗値を各々厳密に一致させることは難しく、抵
抗値にばらつきが生Ｕるのを認めざるを得ない。この抵
抗値のばらつきにより、入力電δ１ｊ１１と１４の値を
等しくしだとしても、出力？６流である■２とＴ３の相
互の値は必ずしも等しくはならない。 例えば、抵抗Ｒ１とＲ２間の抵抗値のばらつき、ならび
に抵抗■（，３とＲ４間の抵抗値のばらつきを共に３％
とした場合、最悪の状態を想定し、とすると、 Ｔ２ＲＩＲ４１０３ｉ、ｏ６ ■３−Ｒ２Ｒ３０９７ となる。よって、出力電流１２，１３間には６％のばら
つきが生じることになる。 畔だ、上述の如く、抵抗値を厳密て一致させるのが稚し
いように、実際には、トランジスタＱ１と９２間の特性
ならび（てトランジスタＱ３と９４間の特性を各々等し
くすることも困難である。しかしながら、このトランジ
スタの特性のばらつき例よる出力型Ｄｆｉ；Ｉ２．Ｔ３
のばらつきは、上記の抵抗値のばらつきによるものと比
１夕してその影響は無視し得るものとなっている。 すなわち、トランジスタＱｌ 、Ｑ２のベース′ら圧ｖ
１３Ｅ１１ＡｌＢＥ２相互１ｊ４］ （７） ハらツキ
ト、トランジスタＱ３．Ｃ，！４０ベース電圧ＶＢお３
．ＶＢＥ４相互間のばらつきを共に３１ＴＩＶとし、各
トランジスタＱ１〜Ｑ４のエミベース′Ｉ４圧のばらつ
きは、エミッタ′Ｃ≦位■Ｅに対し影響を与えるだめ、
最悪の状態を想定し、とすると、 となる。よって、トランジスタの特性のばらつきによる
出力電流■２．■３のばらつきは、最悪の場合でも１係
にとどまり、この値は、抵抗値のばらつきによる出力電
流■２．■３のばらつき値である６係（で比較し、無視
し得るものとなっている。 以上説明してきたように、従来のカレント・ミラー回路
（±）では、入力電流■１と■４を等しくした古しても
、それぞれの入力電流Ｉ、、Ｉ４に対応して出力される
出力電流■２＋■３の値が等しくならず、例えば、この
カレント・ミラー回路ｆ１．）をマルチバイブレータ（
２）に接続して使用した場合ては、マルチバイブレータ
（２）の発振出力（４）のデー−ティ比を所望の値であ
る１とすることができなかった。 ［発明の目的］ 本発明は、上記した問題点に鑑みなされたもので、入力
電流が各々等しい場合には、抵抗のばらつきに何ら影響
されずば、各々の入力電流に対応して出力される出力電
流の値が等しくなるカレント・ミラー回路を提供するこ
とを目的とする。 ［発明の概要］ 本発明のカレント・ミラー回路は、入力電流が供給され
る各トランジスタのエミッタに接続される抵抗を共通の
ものとすると共（（、出力電流を供給する各トランジス
タのエミッタに接続される抵抗を共通のものとしたカレ
ント・ミラー回路である。 ［発明の実施例］ 第３図に本発明のカレント・ミラー回路の一実施例の回
路構成図を示す。本発明のカレント・ミラー回路（［り
の構成と従来のカレント・ミラー回路（１）の＋ｔＮ成
の相異点は、従来、入力電流Ｉ、、Ｔ４が供給きれるト
ランジスタ（ｈ、Ｑ、４の各エミッタに個別に接続され
ていた抵抗Ｒ１，Ｒ４を共通のものとし、ひとつの抵抗
Ｂ５とした薇と、従来、出力電流■２゜■、を供給する
トランジスタＱ２．Ｑ３の各エミッタに個別に接続され
ていた抵抗”２ ＋ ”３を共通のものとし、ひとつの
抵抗Ｒ６とした截にある。 以下、このカレント・ミラー回路部のｉｔ作説明明を行
う。カレント・ミラー回路部は入力端０υ。 Ｑ＝１）のそれぞれに交互に入力電流が供給されて動作
する。そこで蜂ず、入力端Ｑｌに入力電流■ｌが供給さ
れた場合を考える。この場合には、そのベース同士が共
通接続されているトランジスタＱ１とＱ２のみが動作状
態にあシ、トランジスタＱ３ ＋Ｑ４はいずれも非動作
状態にある。そこで、このときのカレント・ミラー回路
りの等価回路（２ｇ＋を第４図（ａ）に示す。 第４図（，１）においてトランジスタＱｌ、Ｑ２のベー
ス電圧ＶＢＥをそれぞれＶＢＨ１、ＶＢＨ２とすると、
ＶＢＥ、 十Ｒ５ｉ□−■ＢＥ２＋Ｒ６１□ ０
）となる。ところで一般にトランジスタのコレクタ４流
■。とベース−圧ＶＢＥとの関係は、ｋ；ボルツマン定
数、Ｔ；絶対温度）、■５；飽和電流である。上記の（
１） 、 （２１式より出力端Ｑ２１より出力される出
力電流■２は、 と表わされる。 次に、入力端側に入力′酸流■４が供給された場合を考
える。この場合に（ｄ、トランジスタＱ３＋Ｑ、４が動
作状頓知あシ、トランジスタＱｌ、Ｑ２は非動状態にな
る。したがって、このときのカレント・ミラー回路（す
の等価回路に昶）は第４図（ｂ）に示すものとなる。等
価回路（：ｐ）は対称形ではあるが、前述の等価回路つ
）と全く等しい。したがって、出力端（１３）より出力
される出力電流■３は、 ■３−あ一■４＋とハ、九 ・・・（４）Ｐ６Ｒ
６■３ と表わされることになる。 した−がって、本発明のカレント・ミラー回路■は、入
力電流■１を入力端０１）より供給することにより、出
力端Ｑ２＋ Ｋ （３＋式に示す出力電流工。を、まだ
人力′電流■４を入力端（１４）より供給することによ
り、出力端（１３）に（４）式に示す出力′屯流工、を
それぞれ得ることができる。 ４ ［発明の効果］ 上記の如く、本発明のカレント・ミラー回路（抑では、
−ｆ：れぞれ（３） 、 ＋４）式に示した出力′１ａ
流■２．■３が得られるが、ここでＩ、＝Ｉ、とした場
合には、（３）弐に示す入力電流■１と出力′間流■２
、ならびに（４）式に示す入力電流■４と出力電流■３
の関係は両者全く等しいため、従来問題であった抵抗値
のばらつきの影響（は全く受けず区、出力′電流■２と
１３は等しいものとなる。 なお、本発明のカレント・ミラー回路肋に？いても、ト
ランジスタＱ、〜Ｑ４の特件のばらつきの影響による出
力電流■２と１３の値の（ばらつき（不一致）ハ、従来
のカレント・ミラー回路（１）と同様に存在するが、こ
のばらつきは先に示しだ如く非常に少く、問題とはなら
ない。また、このばらつきは、単ニトランジスタＱ１〜
Ｑ４のエミッタ電位■Ｅを高く設定することにより容易
に軽減し１４ｆるものである。 以上の如く、本発明のカレント・ミラー回路（へ）は、
非常に簡単な構成により、従来問題となっていた出力＋
を流工２．■３間の値の１−ｆ、らっきを解消すること
に成功しており、その効果は絶大である。
・１３１図は従来のカレント・ミラー回路をマルチバイ
ブレータの発振出力１ｂ１］御に用いた場合の適用ρ１
１を示す概略構成図、昭２図は上記マルチバイブレーク
の発振出力の波形図、第ニー３図（ｄ本発明のカレット
・ミラー回路の一実施例を示す回路構成図、イ）４図（
徒本発明のカレント・ミラー回路を動作ざＬ！−た場合
の等価回路図である。 Ｑ！、Ｑ２．Ｑ３．Ｑ４ ・トランジスタ、Ｊ、、、＋
４ 人力酸流、 工２，１３ 出力電兜 ■＋、５ 、 Ｂ６ 抵抗。 第 １ 図 第２図
ブレータの発振出力１ｂ１］御に用いた場合の適用ρ１
１を示す概略構成図、昭２図は上記マルチバイブレーク
の発振出力の波形図、第ニー３図（ｄ本発明のカレット
・ミラー回路の一実施例を示す回路構成図、イ）４図（
徒本発明のカレント・ミラー回路を動作ざＬ！−た場合
の等価回路図である。 Ｑ！、Ｑ２．Ｑ３．Ｑ４ ・トランジスタ、Ｊ、、、＋
４ 人力酸流、 工２，１３ 出力電兜 ■＋、５ 、 Ｂ６ 抵抗。 第 １ 図 第２図
Claims (1)
- 各々のベース同士が接続されている第１ 、 ｇ ２の
トランジスタと、同じく各々のベース同士が接ｄされて
いる’？ＪＡ ３． ＱＮ ４のトランジスタと１．前
記第１．第２のトランジスタおよび第３．第４のトラン
ジスタのベースに各々電流を供給する第１゜第２のベー
ス゛イ流供給手段と、一端が前記第１゜第４のトランジ
スタのエミッタに接続され他端が接地されている第１の
抵抗と、一端が前記第２゜第３のトランジスタのエミッ
タに接続され他端が接地されている第２の抵抗とを有し
、第１の入カ′屯流を前記第１のトランジスタのコレク
タに供給し前１己第２のトランジスタのコレクタより第
１の出力眠γ廃ｆ：得、第２の入力電流を前記第４のト
ランジスタのコレクタシて供給し前記第、３のトランジ
スタノコレクタより第２の出力電流をイ舒るカレント・
ミラー回路。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053947A JPS59181803A (ja) | 1983-03-31 | 1983-03-31 | カレント・ミラ−回路 |
| GB08406736A GB2139030B (en) | 1983-03-31 | 1984-03-15 | Current mirror circuit |
| US06/593,307 US4596960A (en) | 1983-03-31 | 1984-03-26 | Current mirror circuit |
| DE3411507A DE3411507C2 (de) | 1983-03-31 | 1984-03-28 | Stromspiegelschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58053947A JPS59181803A (ja) | 1983-03-31 | 1983-03-31 | カレント・ミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59181803A true JPS59181803A (ja) | 1984-10-16 |
| JPH0115201B2 JPH0115201B2 (ja) | 1989-03-16 |
Family
ID=12956911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58053947A Granted JPS59181803A (ja) | 1983-03-31 | 1983-03-31 | カレント・ミラ−回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4596960A (ja) |
| JP (1) | JPS59181803A (ja) |
| DE (1) | DE3411507C2 (ja) |
| GB (1) | GB2139030B (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4673867A (en) * | 1986-06-30 | 1987-06-16 | Motorola, Inc. | Current mirror circuit and method for providing zero temperature coefficient trimmable current ratios |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911286A (ja) * | 1982-06-24 | 1984-01-20 | チバ―ガイギ アクチエンゲゼルシヤフト | 感圧又は感熱記録材料 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3891935A (en) * | 1973-09-21 | 1975-06-24 | Rca Corp | Transistor biasing arrangement |
| JPS57204611A (en) * | 1981-06-10 | 1982-12-15 | Toshiba Corp | Voltage follower circuit |
| JPS611A (ja) * | 1984-06-11 | 1986-01-06 | Kumiai Chem Ind Co Ltd | 農薬粉剤組成物 |
-
1983
- 1983-03-31 JP JP58053947A patent/JPS59181803A/ja active Granted
-
1984
- 1984-03-15 GB GB08406736A patent/GB2139030B/en not_active Expired
- 1984-03-26 US US06/593,307 patent/US4596960A/en not_active Expired - Fee Related
- 1984-03-28 DE DE3411507A patent/DE3411507C2/de not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5911286A (ja) * | 1982-06-24 | 1984-01-20 | チバ―ガイギ アクチエンゲゼルシヤフト | 感圧又は感熱記録材料 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4596960A (en) | 1986-06-24 |
| JPH0115201B2 (ja) | 1989-03-16 |
| GB8406736D0 (en) | 1984-04-18 |
| GB2139030B (en) | 1986-04-30 |
| DE3411507C2 (de) | 1986-03-06 |
| GB2139030A (en) | 1984-10-31 |
| DE3411507A1 (de) | 1984-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3092529B2 (ja) | ウィンドウコンパレータ回路 | |
| JPH0265514A (ja) | 差動増幅回路 | |
| US5729231A (en) | Digital-to-analog converter having improved resistance to variations in DC current gain | |
| JPS59181803A (ja) | カレント・ミラ−回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2870323B2 (ja) | ウインドウコンパレータ | |
| JPS58225358A (ja) | 絶対値回路 | |
| JPH0418251Y2 (ja) | ||
| JPS6223164Y2 (ja) | ||
| JPS60143010A (ja) | 電圧電流変換回路 | |
| JPS5836013A (ja) | 可変電子インピ−ダンス装置 | |
| JPS59116878A (ja) | 絶対値回路 | |
| JPH0479165B2 (ja) | ||
| JPS59181802A (ja) | 電流入力型増幅装置 | |
| JPH03154479A (ja) | クランプ回路 | |
| JPH0716210U (ja) | 基準電圧源回路 | |
| JPH03259310A (ja) | 電圧比較器 | |
| JPS631106A (ja) | カレントミラ−回路 | |
| JPH03178213A (ja) | 調整可能な遅延を有する遅延回路 | |
| JPS62290213A (ja) | エミツタ結合論理出力回路 | |
| JPH033521A (ja) | プログラマブル電流源 | |
| JPS6075122A (ja) | レベルシフト回路 | |
| JPS6096905A (ja) | トランジスタ回路 | |
| JPH03192922A (ja) | ３値論理回路 | |
| JPH0480564B2 (ja) |