JPS59172728A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59172728A JPS59172728A JP58047381A JP4738183A JPS59172728A JP S59172728 A JPS59172728 A JP S59172728A JP 58047381 A JP58047381 A JP 58047381A JP 4738183 A JP4738183 A JP 4738183A JP S59172728 A JPS59172728 A JP S59172728A
- Authority
- JP
- Japan
- Prior art keywords
- compound
- layer
- film
- semiconductor device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ） 発明の技術分野
本発明は■−■族化合物半導体よりなる半導体装置の構
造に係楓特にｉ半導体装置の表面を安定化せしめる構造
に関する。
造に係楓特にｉ半導体装置の表面を安定化せしめる構造
に関する。
（ｂ） 従来技術と問題点
従来砒化ガリウム（ＧａＡｓ）等のＩ −Ｖ族化合物よ
シなる半導体装置に於ては、表面保護膜として絶縁膜が
直に素子表面に形成されていた。
シなる半導体装置に於ては、表面保護膜として絶縁膜が
直に素子表面に形成されていた。
第１図ば従来のＧａＡｓＦＥＴ（電界効果トランジスタ
）の断面を模式的に示したものであるが、このようにＧ
ａＡ＠よシなる能動層ｌ上に例えば二酸化シリコン（Ｓ
ｉ ｏｘ ）等の絶縁膜２を直に形成した場合、表面
保護膜としての絶縁膜２は半導体（ＧａＡｓ）との界面
に多量の界面準位を生じさせるので、この界面準位によ
って図に示すような空間電荷層３７５（能動層１の内部
に形成される（図中ＳＵＢはＧａＡｓ高抵抗基板、Ｓは
ソース電極、Ｄはドレイン電極、Ｇはショットキ・ゲー
ト電極、Ｄｅｐはゲート電極による空間電荷層）。そし
てこの空間電荷層３は素子の電流の流れを著しく阻害し
、雑音、ゲイン。
）の断面を模式的に示したものであるが、このようにＧ
ａＡ＠よシなる能動層ｌ上に例えば二酸化シリコン（Ｓ
ｉ ｏｘ ）等の絶縁膜２を直に形成した場合、表面
保護膜としての絶縁膜２は半導体（ＧａＡｓ）との界面
に多量の界面準位を生じさせるので、この界面準位によ
って図に示すような空間電荷層３７５（能動層１の内部
に形成される（図中ＳＵＢはＧａＡｓ高抵抗基板、Ｓは
ソース電極、Ｄはドレイン電極、Ｇはショットキ・ゲー
ト電極、Ｄｅｐはゲート電極による空間電荷層）。そし
てこの空間電荷層３は素子の電流の流れを著しく阻害し
、雑音、ゲイン。
周波数特性等の素子性能を悪化させる。
第２図はＧａＡｓＦＥＴに於ける最も重要なパランの周
波数依存性を測定した結果であるが、このように従来構
造に於ては、１０’［Ｈｚ：］以上の周波数領域に於て
２隅の著しい減少が観測される。なお上記測定結果は、
室温に於てソース電圧（Ｖｓ）＝Ｏ〔ｖ〕、トレイン電
圧（Ｖｄ ） ＝ １． ＯＥＶ）、 ゲート電圧（Ｖ
ｒ）＝ −，２，０〔Ｖ）として得たものである０（ｃ
） 発明の目的 本発明は絶縁膜と化合物半導体間の界面準位を低減せし
める構蚕を提供するものであう、その目的とするところ
は素子内部に空間電荷層が生じる■［ のを防止し、ｙ−ｖ族化合物半導体装置の電気的諸特性
を向上せしめるにある。
波数依存性を測定した結果であるが、このように従来構
造に於ては、１０’［Ｈｚ：］以上の周波数領域に於て
２隅の著しい減少が観測される。なお上記測定結果は、
室温に於てソース電圧（Ｖｓ）＝Ｏ〔ｖ〕、トレイン電
圧（Ｖｄ ） ＝ １． ＯＥＶ）、 ゲート電圧（Ｖ
ｒ）＝ −，２，０〔Ｖ）として得たものである０（ｃ
） 発明の目的 本発明は絶縁膜と化合物半導体間の界面準位を低減せし
める構蚕を提供するものであう、その目的とするところ
は素子内部に空間電荷層が生じる■［ のを防止し、ｙ−ｖ族化合物半導体装置の電気的諸特性
を向上せしめるにある。
（ｄ） 発明の構成
即ち本発明はＩ−Ｖ族化合物半導体よシなる半導体装置
に於て、能動層を形成する半導体層と絶縁膜との界面に
、インジウム・ガリウム・砒素化合物、アルミニウム・
ガリウム・砒素化合物、インジウム・ガリウム・砒素・
燐化合物、インジウム・燐化合物、シリコン、ゲルマニ
ウム等よシなる該絶縁膜との界面準位が該半導体層よシ
も小さい、１０原子層以下の薄い表面安定化膜が配設さ
れてなることを特徴とする。
に於て、能動層を形成する半導体層と絶縁膜との界面に
、インジウム・ガリウム・砒素化合物、アルミニウム・
ガリウム・砒素化合物、インジウム・ガリウム・砒素・
燐化合物、インジウム・燐化合物、シリコン、ゲルマニ
ウム等よシなる該絶縁膜との界面準位が該半導体層よシ
も小さい、１０原子層以下の薄い表面安定化膜が配設さ
れてなることを特徴とする。
（ｅ） 発明の実施例
以下本発明を実施例について、図を用いて説明する。
第３図は本発明の構造の一実施例を示す模式断面図で、
第４図は同実施例の構造を有するＦＥＴに於ける相互コ
ンダクタンス（？飢）の周波数依存性を示す図である。
第４図は同実施例の構造を有するＦＥＴに於ける相互コ
ンダクタンス（？飢）の周波数依存性を示す図である。
本発明の構成を有する砒化ガリウム（ＧａＡｓ）ＦＥＴ
に於ては、ＧａＡｓ層と表面保護用の例えば二酸化シリ
コン（ＳｉＯｚ）絶縁膜の界面に、例えば４原子層程度
の厚さを有するインジウム（Ｉｎ）２７チ＋ガリウム（
Ｇａ）２３ ％十砒素（Ａｓ） ５０ ％の化合物薄層
を表面安定化膜として介在せしめる。
に於ては、ＧａＡｓ層と表面保護用の例えば二酸化シリ
コン（ＳｉＯｚ）絶縁膜の界面に、例えば４原子層程度
の厚さを有するインジウム（Ｉｎ）２７チ＋ガリウム（
Ｇａ）２３ ％十砒素（Ａｓ） ５０ ％の化合物薄層
を表面安定化膜として介在せしめる。
なお該組成比はＧａＡｓと格子定数を合わせた組′成で
あるが、該表面保護膜は前記のように極めて薄いので、
特にＧａＡｓと格子定数を合わせなくてもよい。
あるが、該表面保護膜は前記のように極めて薄いので、
特にＧａＡｓと格子定数を合わせなくてもよい。
第３図はこのようなＧａＡｓＦＥＴの断面を模式的に示
したもので、図中１１は高抵抗ＧａＡｓ基板、１２はキ
ャリア（電子）濃度ｎ ＝ Ｉ Ｘ １０１Ｊ’ ｅａ
程度のｎ型ＧａＡｓよシなる能動層、１３はアルミニラ
Ａ（Ａｔ）若しくはチタｙ（Ｔｉ：Ｍ白金（Ｐｔ）／金
（Ａｕ）等よシなるショットキ・ゲート電極、１４は金
（Ａｕ）−ゲルマニウム（Ｇｅ）合金等よシなるソース
電極、１５はＡｕ Ｇｅ合金等よυなるドレイン電極、
１６はＩｎｏ、ｚｔＧａ ０．２＋１Ａ１１よりなる表
面安定化膜、１７はＳｉｎ、絶縁膜、１８はシ冒ット・
ゲート電極によって生ずる空間電荷層を表わしている。
したもので、図中１１は高抵抗ＧａＡｓ基板、１２はキ
ャリア（電子）濃度ｎ ＝ Ｉ Ｘ １０１Ｊ’ ｅａ
程度のｎ型ＧａＡｓよシなる能動層、１３はアルミニラ
Ａ（Ａｔ）若しくはチタｙ（Ｔｉ：Ｍ白金（Ｐｔ）／金
（Ａｕ）等よシなるショットキ・ゲート電極、１４は金
（Ａｕ）−ゲルマニウム（Ｇｅ）合金等よシなるソース
電極、１５はＡｕ Ｇｅ合金等よυなるドレイン電極、
１６はＩｎｏ、ｚｔＧａ ０．２＋１Ａ１１よりなる表
面安定化膜、１７はＳｉｎ、絶縁膜、１８はシ冒ット・
ゲート電極によって生ずる空間電荷層を表わしている。
なお上記構造に於て、ＩｎＧａＡｓ表面安定化膜はモレ
キュラー・ビーム・エピタキシャル成長技術を用い、例
えばゲート電極１３．ソース電極１４゜ドレイン電極１
５形成前にＧａＡｓ能動層１２上に形成する。父上記電
極は上記ＩｎＧａＡｓ表面安定化膜１６を選択的に除去
し、その領域に蒸着等の方法により形成する。なおゲー
ト電極１３下部の表面安定化膜１６は除去しないでも、
該表面安定化膜１６が極めて薄いのでショットキ電圧に
影響を及ぼすことはない。
キュラー・ビーム・エピタキシャル成長技術を用い、例
えばゲート電極１３．ソース電極１４゜ドレイン電極１
５形成前にＧａＡｓ能動層１２上に形成する。父上記電
極は上記ＩｎＧａＡｓ表面安定化膜１６を選択的に除去
し、その領域に蒸着等の方法により形成する。なおゲー
ト電極１３下部の表面安定化膜１６は除去しないでも、
該表面安定化膜１６が極めて薄いのでショットキ電圧に
影響を及ぼすことはない。
上記構造に於て、Ｓｉｎ、絶縁膜に対するＩｎＧａＡｓ
表面保護膜の界面準位は５ Ｘ １０ ’ｏＣｃｍ −
ｔ ｏ？Ｓ ）程度であシ、ＧａＡｓ１の１×１０１鵞
（ｃｍ−＊ ｅＶ−１）に比べて大幅に小さい。又これ
と同時に絶縁膜との電位障壁も０．１［ｅＶ］程度でＧ
ａＡｓの０．８（ｅＶ）に比べて低い。従って該構造に
於ては絶縁膜１７によってＧａＡｓ能動層１２内部に空
間電荷層が形成されることがなく、該ＦＩＴの電気的諸
特性は向上する。
表面保護膜の界面準位は５ Ｘ １０ ’ｏＣｃｍ −
ｔ ｏ？Ｓ ）程度であシ、ＧａＡｓ１の１×１０１鵞
（ｃｍ−＊ ｅＶ−１）に比べて大幅に小さい。又これ
と同時に絶縁膜との電位障壁も０．１［ｅＶ］程度でＧ
ａＡｓの０．８（ｅＶ）に比べて低い。従って該構造に
於ては絶縁膜１７によってＧａＡｓ能動層１２内部に空
間電荷層が形成されることがなく、該ＦＩＴの電気的諸
特性は向上する。
第４図は上記ＧａＡｓＦＥＴに於ける相互コンダクタン
ス（ｆりの周波数依存性である。この図から明らかなよ
うに、該構造に於ては相互コンダクタンス（ｒｆｉ）の
値の高周波側に於ける低下は全く認められ久い。この場
合測定条件は第２図の場合ト同様、室温、 Ｖｓ ＝
０（Ｖ：］、 Ｖｄ ＝ １．０ （Ｖ）、 Ｖｔ＝−
２，０［Ｖ］である。
ス（ｆりの周波数依存性である。この図から明らかなよ
うに、該構造に於ては相互コンダクタンス（ｒｆｉ）の
値の高周波側に於ける低下は全く認められ久い。この場
合測定条件は第２図の場合ト同様、室温、 Ｖｓ ＝
０（Ｖ：］、 Ｖｄ ＝ １．０ （Ｖ）、 Ｖｔ＝−
２，０［Ｖ］である。
なお表面安定化膜としては、上記ＩｎＧａＡｓ化合物以
外にＡｔＧａＡｓ化合物、ＩｎＧａＡｓＰ化合物。
外にＡｔＧａＡｓ化合物、ＩｎＧａＡｓＰ化合物。
ＩｎＰ化合物、Ｓｉ、Ｇｅ等が適用でき、その効果も上
記実施例とほぼ同様である。
記実施例とほぼ同様である。
又本発明はＧａＡｓ以外のＩ−Ｖ族化合物半導体装置に
も適用できる○ （ｆ） 発明の詳細 な説明したように本発明によれば、■−■族化合物半導
体層と表面保護用の絶縁膜との間の界面準位が低減され
能動層内に空間電荷°層が形成されることがなくなるの
で、Ｉ−Ｖ族化合物よりなる半導体装置の這気的諸特性
が向上する。
も適用できる○ （ｆ） 発明の詳細 な説明したように本発明によれば、■−■族化合物半導
体層と表面保護用の絶縁膜との間の界面準位が低減され
能動層内に空間電荷°層が形成されることがなくなるの
で、Ｉ−Ｖ族化合物よりなる半導体装置の這気的諸特性
が向上する。
第１図は従来のＧａＡｓＦＥＴの模式断面図、第２図は
従来のＧｍＡａＦＥＴに於ける相互コンダクタンスの周
波数依存性を示す図、第３図は本発明の構成に係るＧａ
ＡｓＦＥＴの模式断面図で、第４図は本発明の構成に係
るＧａＡｓＦＥＴに於ける相互コンダクタンスの周波数
依存性を示す図である。 図に於て、１２はｎ −ＧａＡｓ能動層、１３はシ嘗ッ
トキ・ゲート電極、 １４はソース電極、１５はドレイ
ン電極、１６はＡｔＧａＡｓ表面安定化膜。 １７は二酸化シリコン絶縁膜を示す。 第１ 図 第２図 Ｉ：＞ｅｙ″へ＞ （Ｈｔ） 第 ３ 図 ／？ ／６ ／？ １に 第４− 図 Ｆｒｔ４ｕｅｎｃｙ （Ｈｚ）
従来のＧｍＡａＦＥＴに於ける相互コンダクタンスの周
波数依存性を示す図、第３図は本発明の構成に係るＧａ
ＡｓＦＥＴの模式断面図で、第４図は本発明の構成に係
るＧａＡｓＦＥＴに於ける相互コンダクタンスの周波数
依存性を示す図である。 図に於て、１２はｎ −ＧａＡｓ能動層、１３はシ嘗ッ
トキ・ゲート電極、 １４はソース電極、１５はドレイ
ン電極、１６はＡｔＧａＡｓ表面安定化膜。 １７は二酸化シリコン絶縁膜を示す。 第１ 図 第２図 Ｉ：＞ｅｙ″へ＞ （Ｈｔ） 第 ３ 図 ／？ ／６ ／？ １に 第４− 図 Ｆｒｔ４ｕｅｎｃｙ （Ｈｚ）
Claims (1)
- 【特許請求の範囲】 ｉ、ｍ−ｖ族化合物半導体よシなる半導体装置で小さい
、１０原子層以下の薄い表面安定化膜が配設されてなる
ことを特徴とする半導体装置。 ２、 上記表面安定化膜がインジウム・ガリウム・砒素
化合物よりなることを特徴とする特許請求の範囲第１項
記載の半導体装置。 ３、上記表面安定化膜がアルミニウム・ガリウム・砒素
化合物よシなることを特徴とする特許請求の範囲第１項
記載の半導体装置。 ４、上記表面安定化膜がインジウム・ガリウム・砒素・
燐化合物よシなることを特徴とする特許請求の範囲第１
項記載の半導体装置。 ５、 上記表面安定化膜がインジウム・燐化合物よりな
ることを特徴とする特許請求の範囲第１項記載の半導体
装置。 ６、上記表面安定化膜がシリコンよシなることを特徴と
する特許請求の範囲第１項記載の半導体装置。 ７、上記表面安定化膜がゲルマニウムよシなることを特
徴とする特許請求の範囲第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047381A JPS59172728A (ja) | 1983-03-22 | 1983-03-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58047381A JPS59172728A (ja) | 1983-03-22 | 1983-03-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59172728A true JPS59172728A (ja) | 1984-09-29 |
Family
ID=12773516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58047381A Pending JPS59172728A (ja) | 1983-03-22 | 1983-03-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59172728A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628576A (ja) * | 1985-07-04 | 1987-01-16 | Sharp Corp | 半導体装置 |
| JPH04199518A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
| JPS57211238A (en) * | 1981-06-22 | 1982-12-25 | Nec Corp | Semiconductor device |
-
1983
- 1983-03-22 JP JP58047381A patent/JPS59172728A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
| JPS57211238A (en) * | 1981-06-22 | 1982-12-25 | Nec Corp | Semiconductor device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS628576A (ja) * | 1985-07-04 | 1987-01-16 | Sharp Corp | 半導体装置 |
| JPH04199518A (ja) * | 1990-11-28 | 1992-07-20 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2676442B2 (ja) | ヘテロ接合電界効果トランジスタおよびその製造方法 | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| US5334865A (en) | MODFET structure for threshold control | |
| JP2636840B2 (ja) | 半導体デバイス | |
| JP2978972B2 (ja) | 半導体装置の製造方法 | |
| JPS59172728A (ja) | 半導体装置 | |
| US5945695A (en) | Semiconductor device with InGaP channel layer | |
| JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3414262B2 (ja) | 化合物半導体エピタキシャルウェハ及び化合物半導体装置 | |
| JP2787589B2 (ja) | 半導体装置 | |
| JPH0793323B2 (ja) | 電界効果トランジスタ | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| GB2217108A (en) | Semiconductor device etching using indium containing etch stop | |
| JP2964170B2 (ja) | ヘテロ接合電界効果半導体装置 | |
| JP2658898B2 (ja) | 電界効果トランジスタ | |
| JPS62143461A (ja) | ｎ型ＧａＡｓオ−ム性電極 | |
| JPS6068661A (ja) | 半導体装置 | |
| JP2003100774A (ja) | 半導体装置およびその製造方法 | |
| JP2720847B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS628576A (ja) | 半導体装置 | |
| JPH02229438A (ja) | 電界効果トランジスタ | |
| JPH01155664A (ja) | 電界効果型トランジスタ | |
| JPH07283396A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH06163600A (ja) | 電界効果トランジスタ | |
| JPS63250863A (ja) | 電界効果型半導体装置 |