JP2787589B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2787589B2 JP2787589B2 JP1115134A JP11513489A JP2787589B2 JP 2787589 B2 JP2787589 B2 JP 2787589B2 JP 1115134 A JP1115134 A JP 1115134A JP 11513489 A JP11513489 A JP 11513489A JP 2787589 B2 JP2787589 B2 JP 2787589B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- inp
- hemt
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Element Separation (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 InP系化合物半導体材料を用いた高電子移動度トラン
ジスタ（high electron mobility transistor:HEMT）で
構成される半導体装置の改良に関し、 同一の半絶縁性InP基板上にE/D型HEMTを制御性良く形
成する為の構造を提供することを目的とし、 InP基板上に順に形成されたInGaAsからなるチャネル
層及びInAlAsからなる第一のキャリヤ供給層及びInPか
らなる第一のエッチング停止層及びInAlAsからなるエン
ハンスメント／デプレッション間差電圧生成層及び同じ
くInPからなる第二のエッチング停止層及びInGaAsから
なるコンタクト層と、デプレッション型トランジスタ部
分のゲート電極形成領域に於いて表面から前記エンハン
スメント／デプレッション間差電圧生成層表面まで貫通
する開口と、エンスハンスメント型トランジスタ部分の
ゲート電極形成領域に於いて表面から前記キャリヤ供給
層表面まで貫通する開口と、前記デプレッション型トラ
ンジスタ部分に於ける開口内に表出された前記エンハン
スメント／デプレッション型差電圧生成層表面にショッ
トキ・コンタクトするゲート電極と、前記エンハンスメ
ント型トランジスタ部分に於ける開口内に表出された前
記キャリヤ供給層表面にショットキ・コンタクトするゲ
ート電極とを備えるように構成する。
ジスタ（high electron mobility transistor:HEMT）で
構成される半導体装置の改良に関し、 同一の半絶縁性InP基板上にE/D型HEMTを制御性良く形
成する為の構造を提供することを目的とし、 InP基板上に順に形成されたInGaAsからなるチャネル
層及びInAlAsからなる第一のキャリヤ供給層及びInPか
らなる第一のエッチング停止層及びInAlAsからなるエン
ハンスメント／デプレッション間差電圧生成層及び同じ
くInPからなる第二のエッチング停止層及びInGaAsから
なるコンタクト層と、デプレッション型トランジスタ部
分のゲート電極形成領域に於いて表面から前記エンハン
スメント／デプレッション間差電圧生成層表面まで貫通
する開口と、エンスハンスメント型トランジスタ部分の
ゲート電極形成領域に於いて表面から前記キャリヤ供給
層表面まで貫通する開口と、前記デプレッション型トラ
ンジスタ部分に於ける開口内に表出された前記エンハン
スメント／デプレッション型差電圧生成層表面にショッ
トキ・コンタクトするゲート電極と、前記エンハンスメ
ント型トランジスタ部分に於ける開口内に表出された前
記キャリヤ供給層表面にショットキ・コンタクトするゲ
ート電極とを備えるように構成する。
本発明は、InP系化合物半導体材料を用いた高電子移
動度トランジスタ（high electron mobility transisto
r:HEMT）で構成される半導体装置の改良に関する。
動度トランジスタ（high electron mobility transisto
r:HEMT）で構成される半導体装置の改良に関する。
現在、InP基板上に成長したInGaAsとInAlAsとで生成
されるヘテロ接合を利用するHEMTが注目されている。こ
れは、従来から多用されてきたGaAs系化合物半導体材料
を用いたHEMT、即ち、GaAs基板上に成長したGaAsとAlGa
Asとで生成されるヘテロ接合を利用するHEMTに比較して
高い二次元キャリヤ・ガス濃度が得られること、及び、
InGaAs表面に生成される二次元キャリヤ・ガス層を走行
するキャリヤの速度がGaAs表面に生成される二次元キャ
リヤ・ガス層を走行するキャリヤの速度に比較して高速
であることなどの利点があり、将来に向けて、個別デバ
イスのみでなく集積回路の実現が期待されている。
されるヘテロ接合を利用するHEMTが注目されている。こ
れは、従来から多用されてきたGaAs系化合物半導体材料
を用いたHEMT、即ち、GaAs基板上に成長したGaAsとAlGa
Asとで生成されるヘテロ接合を利用するHEMTに比較して
高い二次元キャリヤ・ガス濃度が得られること、及び、
InGaAs表面に生成される二次元キャリヤ・ガス層を走行
するキャリヤの速度がGaAs表面に生成される二次元キャ
リヤ・ガス層を走行するキャリヤの速度に比較して高速
であることなどの利点があり、将来に向けて、個別デバ
イスのみでなく集積回路の実現が期待されている。
第３図は従来技術に依ったInGaAs/InAlAs系HEMTを説
明する為の要部切断側面図を表している。
明する為の要部切断側面図を表している。
図に於いて、 １は半絶縁性InP基板、 ２はノン・ドープInGaAsチャネル層、 ３はｎ型InAlAs電子供給層、 ４はｎ型InGaAsコンタクト層、 ５はソース電極、６はドレイン電極、７はゲート電極を
それぞれ示している。
それぞれ示している。
このHEMTを作成するには、半絶縁性InP基板１上に各
半導体層を成長させ、ソース電極５及びドレイン電極６
を形成してから両電極間のコンタクト層４をウエット・
エッチングして電子供給層３の一部を表出させ、その上
に例えばアルミニウム（Al）からなるゲート電極７を形
成するようにしている。尚、コンタクト層４をエッチン
グする場合、エッチャントとしては、例えば（NH4OH＋
Ｈ2Ｏ2＋Ｈ2Ｏ）を用いると良い。
半導体層を成長させ、ソース電極５及びドレイン電極６
を形成してから両電極間のコンタクト層４をウエット・
エッチングして電子供給層３の一部を表出させ、その上
に例えばアルミニウム（Al）からなるゲート電極７を形
成するようにしている。尚、コンタクト層４をエッチン
グする場合、エッチャントとしては、例えば（NH4OH＋
Ｈ2Ｏ2＋Ｈ2Ｏ）を用いると良い。
前記したInGaAs/InAlAs系HEMTで集積回路を構成しよ
うとすると、同じ半絶縁性InP基板上にエンハンスメン
ト／デプレッション（enhancement/depletion:E/D）型H
EMTを作る必要がある。
うとすると、同じ半絶縁性InP基板上にエンハンスメン
ト／デプレッション（enhancement/depletion:E/D）型H
EMTを作る必要がある。
然しながら、前記したInGaAs/InAlAs系HEMTの構造及
び作成方法では、Ｅ型HEMT及びＤ型HEMTを同一の半絶縁
性InP基板上に作り分けることは不可能である。
び作成方法では、Ｅ型HEMT及びＤ型HEMTを同一の半絶縁
性InP基板上に作り分けることは不可能である。
本発明は、同一の半絶縁性InP基板上にE/D型HEMTを制
御性良く形成する為の構造を提供しようとする。
御性良く形成する為の構造を提供しようとする。
本発明では、InGaAsやInAlAsのようなAs系化合物半導
体がフッ酸と過酸化水素との混合エッチング液に依って
エッチングされ、且つ、InPのようなリン系化合物半導
体が前記混合エッチング液では全くエッチングされない
こと、また、前記リン系化合物半導体が塩酸に依ってエ
ッチングされ、且つ、As系化合物半導体が全くエッチン
グされないことに着目し、InP層をエッチング停止層と
して利用することで、前記E/D型HEMTの作り分けを行う
ものである。
体がフッ酸と過酸化水素との混合エッチング液に依って
エッチングされ、且つ、InPのようなリン系化合物半導
体が前記混合エッチング液では全くエッチングされない
こと、また、前記リン系化合物半導体が塩酸に依ってエ
ッチングされ、且つ、As系化合物半導体が全くエッチン
グされないことに着目し、InP層をエッチング停止層と
して利用することで、前記E/D型HEMTの作り分けを行う
ものである。
第１図は本発明に於ける標準的な半導体層構造を説明
する為の要部切断側面図を表している。
する為の要部切断側面図を表している。
図に於いて、 11はInAlAs層、 12はInP層、 13はInAlAs層、 14はInP層、 15はInGaAs層 をそれぞれ示す。
この半導体層構成を用いてE/D型HEMTを作成するに
は、 （１） まず、エッチャントとして（HF＋Ｈ2Ｏ2＋Ｈ2
Ｏ）を用い、InGaAs層15の選択的エッチングを行ってＤ
型HEMT部分並びにＥ型HEMT部分に於けるゲート電極形成
予定部分に開口を形成する。尚、このエッチングはInP
層14で自動的に停止する。
は、 （１） まず、エッチャントとして（HF＋Ｈ2Ｏ2＋Ｈ2
Ｏ）を用い、InGaAs層15の選択的エッチングを行ってＤ
型HEMT部分並びにＥ型HEMT部分に於けるゲート電極形成
予定部分に開口を形成する。尚、このエッチングはInP
層14で自動的に停止する。
（２） 次いで、エッチャントとしてHClを用い、前記
開口内に表出されているInP層14を除去する。尚、この
エッチングはInAlAs層13で自動的に停止する。
開口内に表出されているInP層14を除去する。尚、この
エッチングはInAlAs層13で自動的に停止する。
この段階で、Ｄ型HEMT部分でゲート電極を形成する為
の開口が完成する。
の開口が完成する。
（３） 次いで、エッチャントとして（HF＋Ｈ2Ｏ2＋Ｈ
2Ｏ）を用い、Ｅ型HEMT部分の開口内に表出されているI
nAlAs層13を除去する。尚、このエッチングはInP層12で
自動的に停止する。
2Ｏ）を用い、Ｅ型HEMT部分の開口内に表出されているI
nAlAs層13を除去する。尚、このエッチングはInP層12で
自動的に停止する。
（４） 次いで、エッチャントとしてHClを用い、前記
開口内に表出されているInP層12を除去する。尚、この
エッチングはInAlAs層11で自動的に停止する。
開口内に表出されているInP層12を除去する。尚、この
エッチングはInAlAs層11で自動的に停止する。
この段階で、Ｅ型HEMT部分でゲート電極を形成する為
の開口が完成する。
の開口が完成する。
（５） 前記Ｄ型HEMT部分及びＥ型HEMT部分それぞれの
開口内にゲート電極を形成することでE/D型HEMTが完成
する。
開口内にゲート電極を形成することでE/D型HEMTが完成
する。
第１図に見られる半導体層構造では、エッチング停止
層としてInP層を介挿してあるが、そのようにしても、
本来、この半導体層構造がInP基板上に形成されたもの
であるから、格子不整合などに起因する結晶性の劣化な
どは全く発生しない。また、InP層上にはショットキ電
極を形成することが困難である為、前記したように、ゲ
ート電極形成部分ではInP層を除去し、InAlAs層を表出
させてから形成した方が良い。
層としてInP層を介挿してあるが、そのようにしても、
本来、この半導体層構造がInP基板上に形成されたもの
であるから、格子不整合などに起因する結晶性の劣化な
どは全く発生しない。また、InP層上にはショットキ電
極を形成することが困難である為、前記したように、ゲ
ート電極形成部分ではInP層を除去し、InAlAs層を表出
させてから形成した方が良い。
前記したようなことから、本発明に依る半導体装置で
は、InP基板（例えば半絶縁性InP基板21）上に順に形成
されたInGaAsからなるチャネル層（例えばノン・ドープ
InGaAsチャネル層22）及びInAlAsからなる第一のキャリ
ヤ供給層（例えばｎ型InAlAsキャリヤ供給層23）及びIn
Pからなる第一のエッチング停止層（例えばｎ型InPエッ
チング停止層24）及びInAlAsからなるエンハンスメント
／デプレッション間差電圧生成層（例えばｎ型InAlAsE/
D間差電圧生成層25）及びInPからなる第二のエッチング
停止層（例えばｎ型InPエッチング停止層26）及びInGaA
sからなるコンタクト層（例えばｎ型InGaAsからなるコ
ンタクト層27）と、デプレッション型トランジスタ部分
のゲート電極形成領域に於いて表面から前記エンハンス
メント／デプレッション間差電圧生成層の表面まで貫通
する開口と、エンハンスメント型トランジスタ部分のゲ
ート電極形成領域に於いて表面から前記キャリヤ供給層
の表面まで貫通する開口と、前記デプレッション型トラ
ンジスタ部分に於ける開口内に表出された前記エンハン
スメント／デプレッション型差電圧生成層の表面にショ
ットキ・コンタクトするゲート電極（例えばゲート電極
33）と、前記エンハンスメント型トランジスタ部分に於
ける開口内に表出され前記キャリヤ供給層の表面にショ
ットキ・コンタクトするゲート電極（例えばゲート電極
34）とを備える。
は、InP基板（例えば半絶縁性InP基板21）上に順に形成
されたInGaAsからなるチャネル層（例えばノン・ドープ
InGaAsチャネル層22）及びInAlAsからなる第一のキャリ
ヤ供給層（例えばｎ型InAlAsキャリヤ供給層23）及びIn
Pからなる第一のエッチング停止層（例えばｎ型InPエッ
チング停止層24）及びInAlAsからなるエンハンスメント
／デプレッション間差電圧生成層（例えばｎ型InAlAsE/
D間差電圧生成層25）及びInPからなる第二のエッチング
停止層（例えばｎ型InPエッチング停止層26）及びInGaA
sからなるコンタクト層（例えばｎ型InGaAsからなるコ
ンタクト層27）と、デプレッション型トランジスタ部分
のゲート電極形成領域に於いて表面から前記エンハンス
メント／デプレッション間差電圧生成層の表面まで貫通
する開口と、エンハンスメント型トランジスタ部分のゲ
ート電極形成領域に於いて表面から前記キャリヤ供給層
の表面まで貫通する開口と、前記デプレッション型トラ
ンジスタ部分に於ける開口内に表出された前記エンハン
スメント／デプレッション型差電圧生成層の表面にショ
ットキ・コンタクトするゲート電極（例えばゲート電極
33）と、前記エンハンスメント型トランジスタ部分に於
ける開口内に表出され前記キャリヤ供給層の表面にショ
ットキ・コンタクトするゲート電極（例えばゲート電極
34）とを備える。
前記手段を採ることに依り、従来のHEMTに比較して高
性能なInP系HEMT、更に具体的には、InGaAs/InAlAs系HE
MTを集積化した半導体装置を容易に実現することができ
る。
性能なInP系HEMT、更に具体的には、InGaAs/InAlAs系HE
MTを集積化した半導体装置を容易に実現することができ
る。
第２図は本発明一実施例の要部切断側面図を表してい
る。
る。
図に於いて、 21は半絶縁性InP基板、 22はノン・ドープInGaAsチャネル層、 23はｎ型InAlAsキャリヤ供給層、 24はｎ型InPエッチング停止層、 25はｎ型InAlAsE/D間差電圧生成層、 26はｎ型InPエッチング停止層、 27はｎ型InGaAsキャップ層、 28は素子間分離領域、 29はＤ型HEMT部分のソース電極、 30はＤ型HEMT部分のドレイン電極、 31はＥ型HEMT部分のソース電極、 32はＥ型HEMT部分のドレイン電極、 33はＤ型HEMT部分のゲート電極、 34はＥ型HEMT部分のゲート電極、 35は二次元キャリヤ・ガス層 をそれぞれ示している。
本実施例に於ける各部分に関する主要データを例示す
ると次の通りである。
ると次の通りである。
（ａ） チャネル層22について 組成:In0.49Ga0.51As 厚さ:5000〔Å〕 （ｂ） キャリヤ供給層23について 組成:In0.47Al0.53As 不純物:Si 不純物濃度:2×1018〔cm-3〕 厚さ:200〔Å〕 （ｃ） エッチング停止層24或いは26について 不純物:Si 不純物濃度:2×1018〔cm-3〕 厚さ:30〔Å〕 （ｄ） E/D間差電圧生成層25について 組成:In0.47Al0.53As 不純物:Si 不純物濃度:2×1018〔cm-3〕 厚さ:80〔Å〕 （ｅ） キャップ層27について 組成:In0.49Ga0.51As 不純物:Si 不純物濃度:5×1018〔cm-3〕 厚さ:500〔Å〕 （ｆ） 素子間分離領域28について 作成手段：酸素のイオン注入に依る （ｇ） ソース及びドレイン電極29乃至32について 材料:AuGe/Au （ｈ） ゲート電極33及び34について 材料:Al 本実施例を製造する場合の主要事項を列記すると次の
通りである。
通りである。
（１） 各半導体層は、例えば有機金属化学気相堆積
（metalorganic chemical vapor deposition:MOCVD）法
を適用して成長させる。
（metalorganic chemical vapor deposition:MOCVD）法
を適用して成長させる。
（２） 素子間分離領域は、酸素をイオン注入すること
に依って形成する。
に依って形成する。
（３） ゲート電極形成部分に開口を形成する場合に
は、〔課題を解決するための手段〕の項で説明した手段
と全く同じ手段を採って良い。
は、〔課題を解決するための手段〕の項で説明した手段
と全く同じ手段を採って良い。
（４） ソース電極及びドレイン電極、ゲート電極など
の形成は、真空蒸着法及びリフト・オフ法などを適用し
て形成する。
の形成は、真空蒸着法及びリフト・オフ法などを適用し
て形成する。
前記のようにして得られた半導体装置では、そのＥ型
HEMT部分の閾値電圧が0.1〔Ｖ〕、そして、Ｄ型HEMT部
分の閾値電圧が−1.5〔Ｖ〕であって、二つの閾値電圧
を画然と実現させることができた。
HEMT部分の閾値電圧が0.1〔Ｖ〕、そして、Ｄ型HEMT部
分の閾値電圧が−1.5〔Ｖ〕であって、二つの閾値電圧
を画然と実現させることができた。
本発明に依る半導体装置に於いては、InP基板上に順
に形成されたInGaAsチャネル層、InAlAs第一のキャリヤ
供給層、InP第一エッチング停止層、InAlAsエンハンス
メント／デプレッション間差電圧生成層、InP第二エッ
チング停止層、InGaAsコンタクト層のそれぞれと、デプ
レッション型トランジスタ部分に於いて前記エンハンス
メント／デプレッション間差電圧生成層表面まで貫通す
る開口と、エンハンスメント型トランジスタ部分に於い
て前記キャリヤ供給層表面まで貫通する開口と、前記デ
プレッション型トランジスタ部分に於ける開口内のゲー
ト電極と、前記エンハンスメント型トランジスタ部分に
於ける開口内のゲート電極とを備えている。
に形成されたInGaAsチャネル層、InAlAs第一のキャリヤ
供給層、InP第一エッチング停止層、InAlAsエンハンス
メント／デプレッション間差電圧生成層、InP第二エッ
チング停止層、InGaAsコンタクト層のそれぞれと、デプ
レッション型トランジスタ部分に於いて前記エンハンス
メント／デプレッション間差電圧生成層表面まで貫通す
る開口と、エンハンスメント型トランジスタ部分に於い
て前記キャリヤ供給層表面まで貫通する開口と、前記デ
プレッション型トランジスタ部分に於ける開口内のゲー
ト電極と、前記エンハンスメント型トランジスタ部分に
於ける開口内のゲート電極とを備えている。
前記構成を採ることに依り、従来のHEMTに比較して高
性能なInP系HEMT、更に具体的には、InGaAs/InAlAs系HE
MTを集積化した半導体装置を容易に実現することができ
る。
性能なInP系HEMT、更に具体的には、InGaAs/InAlAs系HE
MTを集積化した半導体装置を容易に実現することができ
る。
第１図は本発明に於ける標準的な半導体層構造を説明す
る為の要部切断側面図、第２図は本発明一実施例の要部
切断側面図、第３図は従来例の要部切断側面図をそれぞ
れ表している。 図に於いて、 21は半絶縁性InP基板、22はノン・ドープInGaAsチャネ
ル層、23はｎ型InAlAsキャリヤ供給層、24はｎ型InPエ
ッチング停止層、25はｎ型InAlAsE/D間差電圧生成層、2
6はｎ型InPエッチング停止層、27はｎ型InGaAsキャップ
層、28は素子間分離領域、29はＤ型HEMT部分のソース電
極、30はＤ型HEMT部分のドレイン電極、31はＥ型HEMT部
分のソース電極、32はＥ型HEMT部分のドレイン電極、33
はＤ型HEMT部分のゲート電極、34はＥ型HEMT部分のゲー
ト電極、35は二次元キャリヤ・ガス層 をそれぞれ示している。
る為の要部切断側面図、第２図は本発明一実施例の要部
切断側面図、第３図は従来例の要部切断側面図をそれぞ
れ表している。 図に於いて、 21は半絶縁性InP基板、22はノン・ドープInGaAsチャネ
ル層、23はｎ型InAlAsキャリヤ供給層、24はｎ型InPエ
ッチング停止層、25はｎ型InAlAsE/D間差電圧生成層、2
6はｎ型InPエッチング停止層、27はｎ型InGaAsキャップ
層、28は素子間分離領域、29はＤ型HEMT部分のソース電
極、30はＤ型HEMT部分のドレイン電極、31はＥ型HEMT部
分のソース電極、32はＥ型HEMT部分のドレイン電極、33
はＤ型HEMT部分のゲート電極、34はＥ型HEMT部分のゲー
ト電極、35は二次元キャリヤ・ガス層 をそれぞれ示している。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812
Claims (1)
- 【請求項１】InP基板上に順に形成されたInGaAsからな
るチャネル層及びInAlAsからなる第一のキャリヤ供給層
及びInPからなる第一のエッチング停止層及びInAlAsか
らなるエンハンスメント／デプレッション間差電圧生成
層及び同じくInPからなる第二のエッチング停止層及びI
nGaAsからなるコンタクト層と、 デプレッション型トランジスタ部分のゲート電極形成領
域に於いて表面から前記エンハンスメント／デプレッシ
ョン間差電圧生成層表面まで貫通する開口と、 エンハンスメント型トランジスタ部分のゲート電極形成
領域に於いて表面から前記キャリヤ供給層表面まで貫通
する開口と、 前記デプレッション型トランジスタ部分に於ける開口内
に表出された前記エンハンスメント／デプレッション型
差電圧生成層表面にショットキ・コンタクトするゲート
電極と、 前記エンハンスメント型トランジスタ部分に於ける開口
内に表出された前記キャリヤ供給層表面にショットキ・
コンタクトするゲート電極と を備えてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115134A JP2787589B2 (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1115134A JP2787589B2 (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295135A JPH02295135A (ja) | 1990-12-06 |
| JP2787589B2 true JP2787589B2 (ja) | 1998-08-20 |
Family
ID=14655123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1115134A Expired - Lifetime JP2787589B2 (ja) | 1989-05-10 | 1989-05-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2787589B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02101082A (ja) * | 1988-10-04 | 1990-04-12 | Fujisawa Pharmaceut Co Ltd | 新規セフェム化合物 |
| US5508535A (en) * | 1992-01-09 | 1996-04-16 | Mitsubishi Denki Kabushiki Kaisha | Compound semiconductor devices |
| JP2910831B2 (ja) * | 1995-09-28 | 1999-06-23 | 日本電気株式会社 | 電界効果トランジスタ |
-
1989
- 1989-05-10 JP JP1115134A patent/JP2787589B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02295135A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0283278B1 (en) | Compound semiconductor device having nonalloyed ohmic contacts | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| JP2009224801A (ja) | 増強／空乏モード擬似形態高電子移動度トランジスタデバイス | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| JP3086748B2 (ja) | 高電子移動度トランジスタ | |
| EP1131849B1 (en) | Pseudomorphic high electron mobility transistors | |
| JP2873583B2 (ja) | 高速半導体装置 | |
| US4929985A (en) | Compound semiconductor device | |
| JP3259106B2 (ja) | 高電子移動度電界効果半導体装置 | |
| JPH01204411A (ja) | 半導体装置の製造方法 | |
| JP2787589B2 (ja) | 半導体装置 | |
| JP2630446B2 (ja) | 半導体装置及びその製造方法 | |
| US20230290834A1 (en) | ENHANCEMENT-MODE GaN HFET | |
| EP0602671A2 (en) | Heterojunction field effect transistor having an improved transistor characteristic | |
| JPH03145139A (ja) | 電界効果トランジスタとその製造方法 | |
| JPH11121737A (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2759526B2 (ja) | 半導体装置及びその製造方法 | |
| JPH02111073A (ja) | 絶縁ゲート電界効果トランジスタおよびその集積回路装置 | |
| JPS6115375A (ja) | ヘテロ接合電界効果トランジスタ | |
| JP2668418B2 (ja) | 半導体装置 | |
| JP2504782B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH06163598A (ja) | 高電子移動度トランジスタ | |
| JPH05283439A (ja) | 半導体装置 | |
| JPS63228762A (ja) | 半導体装置の製造方法 | |
| JPH06302625A (ja) | 電界効果トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |