JPS59169142A - 窒化膜形成方法 - Google Patents

窒化膜形成方法

Info

Publication number
JPS59169142A
JPS59169142A JP58042340A JP4234083A JPS59169142A JP S59169142 A JPS59169142 A JP S59169142A JP 58042340 A JP58042340 A JP 58042340A JP 4234083 A JP4234083 A JP 4234083A JP S59169142 A JPS59169142 A JP S59169142A
Authority
JP
Japan
Prior art keywords
nitride film
gas
nitrided film
silicon
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58042340A
Other languages
English (en)
Inventor
Masahiro Shigaki
紫垣 正弘
Hiroshi Takeuchi
寛 竹内
Atsuhiko Menju
毛受 篤彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58042340A priority Critical patent/JPS59169142A/ja
Publication of JPS59169142A publication Critical patent/JPS59169142A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明はシリコン等の試料に窒化膜を生成する方法に関
する。
〔従来技術とその問題点〕
LSI素子は、年々高集積の一途をたどっている。
例えば、MOSメモリの代表的な例として、DRAM(
グイナミヅク ランダム アクセスメモリ)をひると、
16にビットから64に、そして256にピットへと急
速に展開しており、1Mピッ) DRAMも数年光には
開発されようとしている。このように半導体装置の大き
さは変化なく、しがも、高密度になっていくため、DR
AM部のメモリセル部の面積はますます小さくならざる
を得ないが、その記憶容量も比例して減少することは、
信頼性の点から避けねばならない。その結果、面積縮少
による記憶容量の低下を防ぐためにはMOSキャパシタ
部のSin、膜の薄膜化が要求される。例えば、DRA
Mを例にとると5j01の膜厚は、64にピントでは4
00又程度であるが、256にビットでは250^更に
は1Mビットでは1001以下と極めて薄い酸化膜が必
要となる。しかし、S10.の薄膜化に伴ない、その成
膜の制御性ばかりではなく、欠陥密度が増大し、耐電圧
特性が急激に悪化すること及び外部よりのα(アルファ
)線の影響を強く受けLSI素子機能が劣化するという
問題が生じる。この問題に対し、誘電率がS tO,の
約2倍のシリコンナイトライド(ここでは5t3N4と
記す)を用いることが考えられる。
従来、Si、N、はモノシラン(81)14)とアンモ
ニア(NH3)を約850℃程度の温度で熱分解し、気
相成長(CVD)させて、堆積する方法により形成して
いた。これらの方法により形成した513N、は素子分
離のための選択酸化のマスクとして広く、LSI素子製
造工程に用いられている( J、A、Appls、他。
Ph1Jl!ips Res、 Rep、 25 、1
18 、1970)。しかしこの方法でS+基板上に薄
い8i3N4膜を形成すると、(1)Sl上には本来数
1oXの自然酸化膜があるため、MNO8構造となり、
C−■特性にヒステリシスが生じる。(2) S i 
3 N 4  S r界面の表面準位密度が1012/
crl e V以上になり、良好なMO8構造ができな
い、といった本質的な欠点があった。そこで51aN4
−8lの良好な界面構造を得るため、最近S1を12−
・00℃以上の高温で、N、又はNH,とを直接反応さ
せて、81を窒化する試みがなされている。しかし5i
o2膜の場合は900〜1100°Cで酸素又は、スチ
ーム等により短時間で100OX程度のものが形成され
るのに対し、S I 、N4膜の場合1200°Cの高
温下でも100X以上の膜厚は得られない。しかも膜質
は均一でなく、島状に形成され易い(例えば、J。
Electro c)+em、 Soc、8olid 
5tate 5cience  andTechnol
ogy eMan ch 1978 )の論文、Ver
y Th1n811icon N1tnide Fil
ms Groun by Divect Themal
Reactive vith Nitvogen参照)
ため耐電圧特性は極めて悪い。
このようなシリコンの熱窒化の低い成長速度の問題に対
し、グロー放電を用いたシリコンの直接窒化方法が報告
されている(昭56年春季第28回応物学会講演会、伊
藤隆司:29P−C−5)この方法の概略を第1図を用
いて説明する。石英管1の一方はふた2で、他方は排気
系に接続される。
石英管1の中にSICをコートしたサセプタ3に支持さ
れたSIウェハ4が縦型に並べられている。一方、石英
管1の外側(大気)にはコイル5が巻かれておりRF電
#6が接続されている。7はガス導入部であり、ここか
らNl−1,、N、 +H2,N、等のガスが供給され
る。いま、NH,ガスが、0.1〜l OTorr程度
になるように石英琶1内の圧力設定し、RF電源6から
400KH7,の高周波を印加すると、石英管1内にグ
ロー放電8を生じ、NH3ガス等を解離すると共に誘導
加熱により、8iワエハ4が加熱される。この結果、窒
素を含んだガスプラズマと高温の81ウエハ4との間に
反応が生じ、別の直接窒化が行われると報告している。
本発明者らも、上記方法を追試したが、以下の様な問題
があることがわかった。(1)lIF電力は、プラズマ
発生手段と基板加熱の両方を兼ねるため独自、個々の状
態を変化さすことは出来ない。(2)プラズマ内に基板
があるため、石英管の器壁がスパッタされ、そのスパッ
タされた粒子が基板に堆積しやすい。そのため51gN
4−8l界面が劣化し、界面の表面準位密度が増大して
しまう問題が生じることがわかった。又本方法はプラズ
マ内に試料を配置しているため、窒化機構がプラズマ内
の中性ラジカル種で行なわれているのか、又は上記イオ
ンの高エネルギー衝撃による援助(assist )な
のか否かが明確でなかった。
本発明者らは上記プラズマ中でSiの直接窒化を行う際
に生じる問題点を解決するために窒素を含むガスを放電
室でマイクロ波放電により解離させて活性窒化種を生成
し、この活性窒化種を放電室と離隔して設けた反応室内
に輸送し、反応室で加熱された試料と活性窒化種とを反
応させることにより良質の窒化膜を生成し得る装置を考
案した(特願昭56−139340号)。装置の概略図
を第1図を参照して説明する。図中11はマイクロ波電
源であり、これにより2.45GH2のマイクロ「波゛
電力がアイソレータ12.方向性結合器B。
3木柱チューナ14等を経てスリーブが付・い・た導波
管15に供給される。この導波管15には石英製放電管
16が貫通している。放電管16の先には同じく石英製
輸送管1′7を介して石英製反応管18が結合している
。反応管18は排気口19からポンプ曲逆流防止用の液
体窒素トラップ20を経てロータリポンプ(図示せず)
で排気される。放電管16の一方にガス導入口21が設
けられ、ここから例えばN2ガスが0.1〜1.0To
rr程度に導入さ゛れ、マイクロ波電力が導波管15の
両端の3木柱チューナ14とショートプランジャチュー
ナ22により整合されて供給されると、放電管16内に
グロー放電を生じる。23は導波管15のスリーブを冷
却するための水冷用ジャケットである。このようにして
放電管16でN2のグロー放電により活性窒化種が生成
されると、これが輸送管17を介して反応管18内に導
入される。反応管18はその外部に温度制御可能な例え
ばノ10ゲンランプ(ヒータ)による加熱源24が配置
され、内部に石英からなる支持台25上に支持された試
料26が配置されている。27は反応管18のフタであ
り、28は真空ゲージである。
第2図に示す上記構成装置で導入ガスとしてF原子を含
むガス例えばCF4やNFs、 XeF2等をN原子を
含むガスに混入させると窒化速度は、更に大きく増大す
ることも本発明らは見い出した。例えば基板温度は90
0°C1窒化時間は60分、導入ガスN2+CF、(濃
度N2に対して0.1%)、圧力1.0 Torrのと
き窒化膜厚100Xが得られしかもMOSキャパシタ部
に適用できる電気的特性を有していることも確認された
。LSI製造の根幹をなすものは、高密度、高信頼性が
必要とされると同時にLSI装置が低廉であることが強
く要求される。従って大量生産を達成するには個々の製
造プロセスで量産性を向上することはいうまでもない。
本方法により極めて良質な窒化膜が得られることが確認
されたが上記に示すごとく100Xの窒化膜を得るには
1時間必要とする。酸化膜を形成する場合酸化炉で大量
処理が可能であるが窒化膜を形成するにおいて、プラズ
マ法や本発明者らの方法では、プラズマ法や本発明者ら
の方法では、プラズマ密度の均一性やガスフローの関係
力・ら酸イヒ膜とは異なり、大量処理は困難であり、た
とえ可能な装置ができたとしても、膨大な費用と大きな
物になり、実用上、不可能である。
それ故、LSI装置の単価は高価なものとな9、MOS
キャパシタ部をSin、の代りに812N4iニしだ第
11点がなくなる恐れがでてくる。
〔発明の目的〕
本発明の目的は、試料を損傷することなく、高速の成長
速度で良質のシリコン窒化膜を生成し1尋る窒化膜生成
方法を提供すること(=ある。
〔発明の概要〕
本発明は、真空容器内に窒素を含むガスと弗素な含むガ
スを供給し、放電室内で放電によってこのガスを解離し
てそれぞれ活性化窒素及び弗素ラジカルを生成し放・電
室から離隔した反応室までこれら反応ガスを輸送して試
料の表面を直接窒イヒした後、前記供給ガスの代りにシ
リコンを含むガスと窒素を含むガスを反応室内(=供給
して、気相成長法により、前記窒化された試料上1ニシ
リコン窒化膜を堆積するようにしたものである。
〔発明の効果〕
本発明によれば、放電室と反応室とを分離することによ
って試料や反応室がプラズマ励起光の影響を受けること
がなくなり、試料と窒化膜の界面が著しく改善され、し
かもその後の気相成長法;:より窒化膜を堆積さすこと
で、生成速度を大幅(二速めることができ生産性を向上
することができる。
〔発明の実施例〕
第3図は前記した窒化膜生成装置(第2図)により導入
ガスとしてN2とCF、の混合ガスを用り)、CF4/
N2+CF4の流l比が01%圧カニ 1.0Torr
、基板温度:900℃、マイクロ波電力1.3KWの条
件下でシリコン基板の窒化膜厚と窒化時間を示したもの
である。窒化膜厚はエリプソメータで測定した。
第3図から明らかなように、1ooXl上の窒化膜を得
るには数時間以上の窒化時間を必要とするが50X程度
であれば10分以内と極めて短時間で形成でき、しかも
本発明者らが多数回に及び検討を行ったが再現性は高い
ものであった。
第3図に示すようにシリコン基板を9分間窒化して50
Xの窒化膜を形成したものを第2図のガス導入口21よ
りN2とCF、の混合ガスの代りに5iHxC1t :
 10 SccM、 NH,: 6008ccMのガス
を導入し、マイクロ波電力を供給しないで、基板温度9
00℃、圧力を1.0Torrの条件下で気相成長させ
窒化時間と膜厚の関係を示したのが第4図である。
例えば120Xの窒化膜厚を得るには50 Xの直接窒
化時間に9分間、又70Xの堆積時間に7分間であるか
ら、総計16分間で良い。しかし、直接窒化法だけでは
第3図から判るように120分も必要とする。
直接窒化膜厚が50x以下で例えば直接窒化膜30X、
気相成長法で90X総計120Xの窒化膜厚では耐電圧
特性上は全く問題とならないが、シリコンと窒化膜の界
面準位密度が増加し、素子特性上直接窒化膜厚は50X
以上であることが望しい。第5図は、上記実施例($4
図)により生成した5lBN4膜120Xを用いてMT
Sダイオード(電極は多結晶シリコン、M1電極積1 
mm )を作成し、容量−電圧特性(C−V特性)を示
した図である。
第5図から明らかな熱酸化膜と同程度の特性を示し、界
面準位密度は8 Xi O10/cnl−eVと極めて
良いものであった。
一方第6図は、NH,の熱窒化法により窒化膜を50X
形成し、その後70XをS’1l−I、、C12+NH
,の混合ガスで気相成長させたSl、N4膜120久の
MISダイオードを作成して、C−■特性を示した図で
ある。
本発明の実施例により生成したS I 3 N4とは異
なり、大きなヒステリシスと界面準位密度が1012/
1yd−eV以上と81基板上に直接気相成長法により
堆積したS i 、N、膜の特性は、かなり良いが(図
示していない)、それでもVLSI製造プロセスには不
適であることがわかる。
第7図は耐圧分布を示したもので、(、)は第5図に示
したMISダイオード、(b)は第6図に示したMIS
ダイオードと同条件でそれぞれ作成したMISダイオー
ドの耐圧分布である。
第7図(a)、(b)からも本発明により得られた8i
3N4膜の耐圧特性が良いことがわかる。
以上上記実施例に示されるように本発明の窒化膜はVL
SIの製造工程に十分適用できしかも、高速度で形成可
能であることから、短時間処理をもたらすので製造コス
トを、低下さすことが期待される。
【図面の簡単な説明】
第1図はプラズマ放電を用いた直接窒化膜生成装置を示
す概略構成図、第2図は本発明の基礎となった窒化膜生
成装置の概略構成図、第3図〜第7図はそれぞれ本発明
の詳細な説明するための特性図で、第3図は直接Si3
N4膜の膜厚と窒化時間との関係を示す特性図、第4図
は気相成長法1−より堆積したS i 3N4膜の膜厚
と窒化時間との関係を示す特性図、85図及び第6図は
C−V特性図、第7図は耐圧分布を示す特性図である。 11・・・マイクロ波電源、15・・・導波管、16・
・・石英製放電管(放電室)、 17・・・石英製輸送管、 18・・・石英製反応管(反応室)、 24・・・加熱源、   26・・・試別。 (7317)弁理士 則 近 憲 佑(ほか1名)第3
図 讐化檜肉(介) 第4図 74 t 2 〆ρ /2′ 士奮才負召今肉 (介) 第6図 第5図 第7図

Claims (3)

    【特許請求の範囲】
  1. (1)試料表面上に窒化膜を形成する方法において、前
    記窒化膜が試料表面を直接窒化した第1層窒化膜と、第
    2層が堆積窒化膜からなる積層構造であることを特徴と
    する窒化膜形成方法。
  2. (2)前記第1層窒化膜は、真空容器内の放電室に窒素
    と弗素を含むガスを供給し、マイクロ波放電によってこ
    のガスを解離して活性化窒素と弗素2ジカルを生成し、
    これら活性種を放電室と離隔して設けた反応室内に輸送
    し、この反応室内で加熱された試料と前記活性種を反応
    させることにより形成することを特徴とする特許請求の
    範囲第1項記載の窒化膜形成方法。
  3. (3)前記第2層堆積窒化膜は、シリコンと窒素を含む
    原料ガスの熱分解及び放電解離を含む化学反応(気相成
    長法)を用いて、形成することを特徴とする特許請求の
    範囲第1項記載の窒化膜形成方法。
JP58042340A 1983-03-16 1983-03-16 窒化膜形成方法 Pending JPS59169142A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58042340A JPS59169142A (ja) 1983-03-16 1983-03-16 窒化膜形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58042340A JPS59169142A (ja) 1983-03-16 1983-03-16 窒化膜形成方法

Publications (1)

Publication Number Publication Date
JPS59169142A true JPS59169142A (ja) 1984-09-25

Family

ID=12633279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58042340A Pending JPS59169142A (ja) 1983-03-16 1983-03-16 窒化膜形成方法

Country Status (1)

Country Link
JP (1) JPS59169142A (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100731A (en) * 1980-12-15 1982-06-23 Nec Corp Manufacture of semiconductor device
JPS57202744A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5840833A (ja) * 1981-09-04 1983-03-09 Toshiba Corp 窒化膜生成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57100731A (en) * 1980-12-15 1982-06-23 Nec Corp Manufacture of semiconductor device
JPS57202744A (en) * 1981-06-05 1982-12-11 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS5840833A (ja) * 1981-09-04 1983-03-09 Toshiba Corp 窒化膜生成装置

Similar Documents

Publication Publication Date Title
US5356722A (en) Method for depositing ozone/TEOS silicon oxide films of reduced surface sensitivity
US6348420B1 (en) Situ dielectric stacks
US3385729A (en) Composite dual dielectric for isolation in integrated circuits and method of making
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
JP2605465B2 (ja) 容量絶縁膜の形成方法
JPH01119029A (ja) 高速熱プラズマ多重処理リアクタ及びその使用方法
JPH1187341A (ja) 成膜方法及び成膜装置
US5045346A (en) Method of depositing fluorinated silicon nitride
JPH0766186A (ja) 誘電体の異方性堆積法
EP0388957A2 (en) Process for depositing tantalum oxide film and chemical vapor deposition system used therefore
JPS59169142A (ja) 窒化膜形成方法
JPS5840833A (ja) 窒化膜生成装置
JPH0327565A (ja) 容量絶縁膜の形成方法
JPH01152631A (ja) S1xOyNz絶縁膜の形成方法
KR100966388B1 (ko) 금속 실리케이트막의 형성 방법 및 기록 매체
JPH021124A (ja) 誘電体膜の製造方法
JPH02194529A (ja) 薄膜形成方法およびその装置
JPH0414498B2 (ja)
JPH07235530A (ja) 絶縁膜の形成方法
JPH04162527A (ja) 容量絶縁膜の形成方法
JPS5893242A (ja) 窒化膜形成方法
JPS59169143A (ja) 窒化膜生成装置
JPH0472626A (ja) 窒化膜の形成方法
JPH06342786A (ja) 絶縁膜の形成方法および減圧cvd装置
JP3422960B2 (ja) 半導体装置の製造方法