JPS59152728A

JPS59152728A - 半導体集積回路における入力回路

Info

Publication number: JPS59152728A
Application number: JP58026179A
Authority: JP
Inventors: Eiji Oi; 大井　英二
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-02-21
Filing date: 1983-02-21
Publication date: 1984-08-31

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】この発明は、半導体集積回路における入力回路に関し、
特にある入力端子をハイレベルまたはロウレベルに固定
することによって内部回路の機能金切り換える場合等に
適した入力回路に関する。

従来、例えば時計用ＩＣ（集積回路）においては、一つ
のＩＣ内に腕時計用ＩＣと置時計用工Ｃの機能を組み込
んでお゛いて、特定の入力端子全市涙電圧レベルまたは
グランドレベルに固定することによって、いずれか一方
の機能のみが働くようにする入力ｌ！−］路が設けられ
ることがある。

このような場合、従来は一般に、第１図に示すように、
判定の入力端子としてのポンディングパッド１を、゛電
源重圧■。０に接続された外部端子２ａまたは接地電位
に接続でれた外部端子２ｂのいずれか一方に、ボンディ
ングワイヤ３によって選択的に接続されることにより、
内部回路４への入力電圧をハイレベルまたはロウレベル
に固定するようにされていた。

しかしながら１、このような方法では、外部端子が２個
必要になってしまうとともに、ワイヤボンディング時に
接続座標を、入力電位に応じて変えてやら々ければなら
ないという不都合がある。

そこで、第２図に示すように１接地電位に接続された外
部端子２にポンディングパッド１を接続させるか、ネせ
ないかによって、入力電位がハイレベル捷たはロウレベ
ルに固定されるようにした低消費電流型の入力回路が提
案された。第３図はその具体的な構成例を示す回路図で
ある。

ところが、第２図の回路においては、ボンティングバッ
ド１を外部端子２に接続しない場合、初期値設定および
ノイズ等による初期値変動を更正するため、周期的なり
セント（もしくけセ、７ト）信号Ｒを必要とする。この
ようカリ上１．ト信号Ｒは、ボンティングバッド１が外
部端子２に接続ネれてい々い場合にも印加される。その
ため、′第３図に示すような入力回路内のＮＯＲ回路回
路を構成する一方の入力Ｍ　ＯＳ　Ｆ　Ｋ　’Ｔ　Ｑｌ
Ｋ、上記リセ１．ト信号Ｒ’ｒ入れてやると、リセット
信号只がハイレベルにされている間だけＭＯ８ＦＫＴＱ
、を通して、外部端子（グランド１ノベル）２から電源
電圧■。０（負電源電圧）に向かって電流工、が流され
てしまう。つまり、入力端子（ボンティングバッド）１
が図のように接地電位（正電源電圧）に固定された゛場
合には、入力回路にリセット信号Ｒが供給される度毎に
電流が流され、ＩＣ動作中入力回路が脈流電流を消費す
るという問題点かあつた。

この発明は上記のような問題点に着目してなされたもの
で、入力電位の設定のためにワイヤボンティングの座標
を変えてやる必吸がないとともに、周期的なリセット信
号を供給しても脈流電流が流れることかなく、これによ
って消費電流が低減されるようにして、低油−費電流タ
イブのＩＣに適した入力回路を提供すること全目的とす
る。

以下図面を用いてこの発明全説明する。

第４図は本発明に係る入力回路の一実施例を示すもので
ある。図において、５は半導体チップ、６は半導体チッ
プ５の外部に設けられた金属片である。ボンティングバ
ッド１ａと内部回路４との間には、第２図の回路と同じ
ように、入力端子がホンティングバッド１ａに接続され
たインバータｇ２払このインバータｇ２の出力信号とリ
セット信号Ｒとを入力信号とするＮＯＲＯＲ回路上１よ
って、ラッチ回路７が構成されている。

また、ホンティングバッド１ａとは別個にボンデインク
ハツト１ｂが設けられ、このホンティングバッド１ｂと
回路の接地電位との間には、Ｐチャンネル形のスイッチ
ＭＯ８ＦＥＴＱ７が設けられている。このスイッチＭＯ
ＥｆＦＫＴＱ７のゲートには、上記リセット信号Ｒが供
給啓れ、リセ。

ト信号ＲＫよってオン、オフされるようにでれている。

。そして、この実施例では、上記ポンディングパッド１ａ
および１ｂと金属片５との間ヲ、キンディングワイヤ３
ａ、３ｂで接続するか否かによって、ポンディングパッ
ド１ａのＶべ／Ｌ、　ｆ　ハイｌ／ベル（クラントノベ
ル）またはロウレベル（■００レベル）に固定できるよ
うにされている。

バッドｔａ、ｌｂと金属片５との間がボンティングワイ
ヤ３ａ、３ｂで接続でれてい々い場合には、ポンディン
グパッド１ａのレベルは、ＮＯＲＯＲ回路上１力によっ
て決定される。ＮＯＲＯＲ回路上１力信号がともにロウ
レベルにされると出力がハイレベルにされる。しかして
、リセット信号Ｒが入って来ると、ＮｏＲ回路ｇ１の出
力がロウレベルにされ、インバータｇ２の出力がハイレ
ベルにされる。そのため、以後ＮＯＲ回路ｇ＋　の出力
はロウレベルにこれ続け、ラッチ回路７による内部回路
４への設定入力信号はハイレベルに固定される。また、
電源ノイズ等によってインバータｇ２の出力が誤って反
転てれても、リセット信号Ｒが周期的に入って来ること
により、正常な状態に回ゆでれる。

一方、バッドｌａ、ｔｂと金属片５との間がボンティン
グワイヤ３ａ、３ｂで接続されていると、ボンティング
バッド１ａのレベルは接地電位に固定されるように力る
。つまり、リセット信号Ｒけ通常ロウレベルされている
ため、Ｐチャンネル形のスイ、７チＭＯ８ＦＥＴＱ、７
がオン状態にされ、ポンディングパッド１ａはＭＯ８Ｆ
ＦｉＴＱ、７　、ポンティンダハ１．ドｔｂ、ボンデイ
ングワイヤ３ｂ。

金属片５およびボンディングワイヤ３ａｉ介してＩＣ内
の接地電位に接続される。これによって、インバータｇ
２の出力がロウレベルに宴れ、このインバータｇ２の出
力がＮＯＲ回路ｇｌに入力でれると、リセット信号Ｒｉ
ｊ通常ロウレベルであるため１．その出力がノ・インベ
ルにされる。その結果、う１．子回路７による内部回路
４への設定入力信号はロウレベルに固定されるようにな
る。

この状態で、ＮｏＲ回路ｇｒ　に・・インペルのリセッ
ト信号Ｒが入って来ると、ＮＯＲ回路ｇｌの出力がロウ
レベルにされ、インバータｇ２の出力は一旦ハイレベル
にされる。このとき、クイ１．チＭ’ＯＳ　Ｆ　ＥＴ　
Ｑ７はリセ、ット信号ＲＶＣよってオフされるため、Ｎ
ＯＲ回路ｇ１に構成する入力Ｍ０１３１ｉＫＴＱ＋　　
（第３図参照）に、接地電位から電源電圧■。０に向か
って電流が流されることはない。

しかして、リセット信号Ｒがロウレベルに復帰すると、
再びクイ１．チＭＯ８ＦＫＴＱ７がオンされ、ポンディ
ングバ、ッド１ａの電圧ｖａは、Ｍ０８ＦＥＴＱｚとＱ
７とのオン抵抗の比によって決まる′ような電位にされ
る。従って、インノく一夕ｇ２の論理しきい値電圧ｖｔ
ｈＬ、ＮＯＲ回路ｇ１を構成するＭＯ８ＦＦ！ＴＱ＋　
のオン抵抗をＲ１、ＭＯ８ＦＫ’ｒ’Ｑ７のオン抵抗ｋ
　Ｒ７とすると■。。・Ｒ７／　（Ｒ＋　＋　Ｒ７）　
＜ｖｔｈｖ、となるように各Ｍ０ｔｓ　Ｔｌ’　Ｅ　Ｔ
　’ｉ設計しておけば、ｖａ＜ｖｔｈＬとなってインバ
ータｇ２の出力が反転でれ、う、ツチ回路７の出力が速
やかにロウレベルに復帰される。通侃、、Ｒ１＞’　Ｒ
７となるように各電子を設計丁れ゛はよい。

なお、本実施グＩの入力回路を蝮数個設けることによっ
て、例えば発振回路の発振周波数の微調整を行なう回路
への設定入力回路を構成することができる１、その場合
においても、スイ、、チＭＯ８ＦＥＴＱ７、ボンディン
グバ、ド１１）および金属片５は、各入力回路で共用す
るように構成することができる。ただし、この場合には
、各入力回路内のＮＯＲ回路ｇｌの入力ＭＯ８ＦＫＴＱ
３が並列になるため、■ｃ　６・Ｒ７／（１／（Σｔ／
Ｒ，）＋Ｒ７）〈ｖｔｈＬとなるように各回路素子を設
計してやる必要がある。

このように、この実施例Ｉにおいては、リセット信号Ｒ
が入力されて、ＮＯＲ回路ｇ１の出力がロウレベルにな
った場合で４　、Ｍ　ＯＳ　Ｆ　Ｆｌｊ　Ｔ　Ｑ７　カ
オフされるため、設定電位の競合が防止され、消費電流
がか々シ減少されるようになる。

第５図は本発明の他の実施例を示すものである。

この実飽し１！では、上記実飽５１１　Ｋおけるクイ。

７チＭ　ＯＳ　Ｆ　′Ｆ、Ｔ　Ｑ　７の代わりに、リセ
ット化号Ｒ′！ｉｌ−人力信号とするインバータｇ３が
設けられ、このインバータｇ３の出力端子がボンティン
グパ、ッド１ｂに接続されている。この入力回路におい
ても、ボンディングバ１．ド１ｂは、リセ、ット信号Ｒ
がロウレベルにでれる通常の状態においてノ・イ１ノベ
ル（グラントノベル）にでれ−Ｃ１ラ、７チ回路７から
内部回路４への設定入力信号はノ・イ１ノベルｌｆＣ固
定される。まプこ、ハイ１／ベルのリセ、７ト他号Ｒが
入って来ると、インパーツｇ３の出力が反転されるため
、ボンディングバッド１ａへの供給電位が競合しなく方
り、ＮＯＲ回路ｇ１の入力ＭＯ８ＦＥＴＱｔに電流が流
されることはない。

笛６図は本発明の更に他の実゛飾例を示す。

この実施例は、第４図の実施例におけるＮＯＲ回路回路
の代わシにＮＡＮＤ回路ｇ回路全１′たものを示す。こ
の場合、ＮＡＮＤ回路ｇ回路全１′の入力端子には、通
常ノ・インペルに謬れていて周期的にロウレベルにされ
るセット信号Ｓが入力孕れる。

また、ボンディングバ、Ｖド１ｂと電源電圧■。０との
間にＤチャンネル形のＭＯ８ＦＥＴＱ７’が設け゛られ
、そのゲートに上記セット信号Ｓが供給はれるようにさ
れている。

従って、この実施ダ１では、ボンディングワイヤ３ａ、
３ｂが接続されていない状態では、セ、ット信号Ｓによ
ってＮＡＮＤ回路ｇ回路全１′がノ・インベルにされ、
これによってインバータｇ２の出力がロウレベルにきれ
る。このロウレベルθ信号がＮＡＮＤ回路ｇ＋’に入力
されることにより、以後ＮＡＮＤ回路ｇ１′の出力はハ
イレベルに維持され、ラッチ回路７から内部回路４への
設定入力信号はロウレベルに固定される。

一方、ボンディングワイヤ３ａ、３ｂが接続された状態
では、ポンディングパ、、ド１ａｉｊＭＯ８ＦＥＴＧｊ
７”５：介して■ａｃ　”ベル（ロウレベル）Ｋ接続さ
れ、う、ッチ回路７の出力は、ハイレベルに゛固定され
るようになる。そして、この場合にも、ラッチ回路７へ
のセ、７ト信号Ｓの入力によりポンティングパッド１ａ
への供紹電１位が競合するのが防止はれ、消費電流が減
少はれる。

なお、上記実＃例では、チップ外部に金属片５が設けら
れ、この金属片５とボンディングバ、Ｖドｔａ、Ｌｂと
の間ヲボンディングワイヤ３ａ、、３’ｂで接続するか
否かで入力信号の設定を行なうようにされているが、こ
の発明はこれに限定されるものでけ々い。例えば、金属
片５を設けることなく、ポンディングパッドｌａ、１．
ｂ間を直接ワイヤボンディングするか否かで、入力信号
の設定２行々うようにしてもよい。・更にこの発明は、ワイヤボンティング以外の他の接続方
式にも適用できるとともに、ボンティングを行なった後
に金属片５を切断したり、あるいは予め切断されている
金属片ヲ鋼ペースト等の導電性材料で接続して入力信号
の設定を行なうようにすることも可能である。

なお、上記実施例では、スイッチＭＯ８Ｆ’ＥＴＱ７の
ゲートにラッチ回路７へのリセット信号Ｒが供給ばれる
ようにされているが、この信号はリセット信号Ｒと同一
でおる必要はなく、リセット信号Ｒのパルス幅よりも広
いパルスであれは他の信号を用いてもよい。つまシ、リ
セット信号Ｒがラッチ回路７に入力されている間、ＭＯ
８ＦＫＴＱｔ　’にオフ、できるような信号であればよ
い。

以上鮫、明したようにこの発明によれば、入力電位の設
定のために、ワイヤボンディングの座標を変えてやる必
要がないとともに、周期的なリセ、ット信号全供給して
も脈流電流が流れることがなく、これによって消費電流
が低減されるようになる。

【図面の簡単な説明】

第１図は従来の半導体集積回路における入力回路の一例
１を示す回路構成図、第２図は従来の他の入力回路の列を示す回路構成図、第３図はその具体的な回路構成列を示す回路図、第４図
は本発明に係る入力回路の一実施例を示す回路構成図、第５図は本発明の第２の実施例を示す回路構成図、第６図は本発明の第３の実施例を示す回路構成図である
。ｌａ、ｌｂ・・・人力端子（ボンティングパッド）、３
ａ；ａｂ・・・ボンディングワイヤ、５・・・半導体チ
ップ、７・・・ラッチ回′路。、′４第　　１　　図２′・、「−エ。第　　３　　図・　　　ｋ１

Claims

【特許請求の範囲】

１、半導体集積回路の所定の入力官位を固定するための
入力回路であって、入力端子と内部回路との間に設けら
れたリセットもしくけセット機能付ラッチ回路と、上記
入力端子に集積回路内部の電源電圧を′供給または遮断
してそのレベルを設定するためのレベル供給手段とから
なり、上記リセットもしくけセット期間中レベル供給手
段によって上記入力端子がフローティング状態もしくは
他方のレベルに変更されるようにきれてなること全特徴
とする半導体集積回路における入力回路。