JPS5914032A - バスシステム - Google Patents
バスシステムInfo
- Publication number
- JPS5914032A JPS5914032A JP12121382A JP12121382A JPS5914032A JP S5914032 A JPS5914032 A JP S5914032A JP 12121382 A JP12121382 A JP 12121382A JP 12121382 A JP12121382 A JP 12121382A JP S5914032 A JPS5914032 A JP S5914032A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- circuit
- master
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
１−
この発明は、複数のバスマスクが共通バス上に並設され
てなるバスシステム、特にかかるシステムにおけるデー
タの転送制御方式に関する０第１図はバスシステムの従
来例を示す構成図である◇同図において、１はり四ツク
発生回路、２は優先エンフード回路、３はデコード回路
で、該優先エンコード回路２およびデコード回路３によ
って優先度判定が行なわれる。４はバス使用中信号発生
回路、５はバス要求回路、６は共通バスで、Ｓｃはバス
クロック、Ｓｂはバス使用中信号、Ｓｒはバス要求信号
、Ｓｐはバス使用許可信号である０すなわち、共通バス
６上には優先エンコード回路２、デコード回路３、バス
使用中信号発生回路４およびバス要求回路５等から構成
される複数のバスマスタが並設され、各バスマスタはク
ロック発生回路１を含む共通のバスコントローラによっ
て制御される。なお、ＡＮはバス要求信号Ｓｒ１パス使
用中信号Ｓｂおよびバス使用許可信号Ｓｐのアンドをと
るアンドゲートである。かかるシステムにおいて、成る
バスマスタがバスの使用権を得る− ９ ＋ ためには、次のような手順が必要である〇先ず、バスマ
スタは、共通バス６上にバス要求信号Ｓｒを出力する。
てなるバスシステム、特にかかるシステムにおけるデー
タの転送制御方式に関する０第１図はバスシステムの従
来例を示す構成図である◇同図において、１はり四ツク
発生回路、２は優先エンフード回路、３はデコード回路
で、該優先エンコード回路２およびデコード回路３によ
って優先度判定が行なわれる。４はバス使用中信号発生
回路、５はバス要求回路、６は共通バスで、Ｓｃはバス
クロック、Ｓｂはバス使用中信号、Ｓｒはバス要求信号
、Ｓｐはバス使用許可信号である０すなわち、共通バス
６上には優先エンコード回路２、デコード回路３、バス
使用中信号発生回路４およびバス要求回路５等から構成
される複数のバスマスタが並設され、各バスマスタはク
ロック発生回路１を含む共通のバスコントローラによっ
て制御される。なお、ＡＮはバス要求信号Ｓｒ１パス使
用中信号Ｓｂおよびバス使用許可信号Ｓｐのアンドをと
るアンドゲートである。かかるシステムにおいて、成る
バスマスタがバスの使用権を得る− ９ ＋ ためには、次のような手順が必要である〇先ず、バスマ
スタは、共通バス６上にバス要求信号Ｓｒを出力する。
このとき、バスマスタは優先エンフード回路２およびデ
コード回路３からなる優先判定回路にて各バスマスタか
ら出力されているバス要求信号Ｓｒにもとづいて優先順
位を判定し、自分が最高位の優先レベルにあるときのみ
バス使用許可信号Ｓｐが出力される。バスマスタでは、
バス使用許可信号Ｓｐが得られたとき、バス使用中信号
Ｓｂが′０”、すなわちバスが使用中でなければバスク
ロックＳｃに同期してバス使用中信号Ｓｂを出力してバ
スの使用権を獲得するカ、既にバスが他のバスマスタに
よって使用されている場合は、空きの状態になる迄待機
する。
コード回路３からなる優先判定回路にて各バスマスタか
ら出力されているバス要求信号Ｓｒにもとづいて優先順
位を判定し、自分が最高位の優先レベルにあるときのみ
バス使用許可信号Ｓｐが出力される。バスマスタでは、
バス使用許可信号Ｓｐが得られたとき、バス使用中信号
Ｓｂが′０”、すなわちバスが使用中でなければバスク
ロックＳｃに同期してバス使用中信号Ｓｂを出力してバ
スの使用権を獲得するカ、既にバスが他のバスマスタに
よって使用されている場合は、空きの状態になる迄待機
する。
上記の説明からも明らかなように、各バスマスタには固
有の優先順位が付されており、したがって、優先度の低
いバスマスタにおいては、優先度の高いバスマスタがバ
ス要求信号を出力している限りはバス使用許可信号が得
られず、常に待たされる、すなわち、各バスマスタは平
等に共通バスを使用することができないという欠点を有
することになる。
有の優先順位が付されており、したがって、優先度の低
いバスマスタにおいては、優先度の高いバスマスタがバ
ス要求信号を出力している限りはバス使用許可信号が得
られず、常に待たされる、すなわち、各バスマスタは平
等に共通バスを使用することができないという欠点を有
することになる。
この発明はかかる点に鑑みてなされたもので、各バスマ
スタに平等にバスの使用権を与えるための改良された方
式を提供することを目的とする。
スタに平等にバスの使用権を与えるための改良された方
式を提供することを目的とする。
その特徴は、バスコントローラには各バスマスタを所定
の順序で平等に選択する選択回路を設ける一方、各バス
マスタには該選択信号と各自に割り当てられている個有
の識別番号とを比較する比較回路とを設け、該比較結果
にもとづいてバスの使用権を獲得してデータを転送しう
るようにした点にある。
の順序で平等に選択する選択回路を設ける一方、各バス
マスタには該選択信号と各自に割り当てられている個有
の識別番号とを比較する比較回路とを設け、該比較結果
にもとづいてバスの使用権を獲得してデータを転送しう
るようにした点にある。
以下、この発明の実施例を図面を参照して説明する。
第２図はこの発明の実施例を示す構成図である。
同図において、７は比較回路、８はバス使用切替回路、
ＡＮはアンドゲートで、その他は第１図に示されるもの
と同様である。なお、ここで用いられているアントゲ−
）ＡＮは、比較回路７の出力とバス使用中信号Ｓｂとの
アンドをとるものである〇すなわち、バス使用切替回路
８は、例えば３ビツトのバイナリカウンタから成り、パ
スクロックＳｃに同期してその値が遂次変化し、該カウ
ント値がバス使用切替信号Ｓｓとして共通バス６上に出
力される。バスマスタが共通バス６を使用する場合は、
バス要求発生回路５からバス要求信号Ｓｒを比較回路７
に出力する。比較回路７はバス要求信号Ｓｒを受取ると
、上記バス使用切替信号Ｓｓと各バスマスタ毎に予め割
り当てられている固有の設定値とを比較し、一致したと
きバス使用中信号発生回路４に対して一致信号を出力す
る。したがって、バス使用中信号Ｓｂが“Ｏ”、つまり
バスが使用中でなければ、バス使用中信号発生回路４は
バスクロックＳｃと同期をとってバス使用中信号Ｓｂを
１″にする。なお、このときバスが使用中であれば、空
きとなる迄待機する。こうしてバスマスタはバス使用中
信号Ｓｂｌ＠１″にしてバスの使用権を獲得した後、デ
ータ転送を行ない、その後バス使用中信号Ｓｂを０”に
する。
ＡＮはアンドゲートで、その他は第１図に示されるもの
と同様である。なお、ここで用いられているアントゲ−
）ＡＮは、比較回路７の出力とバス使用中信号Ｓｂとの
アンドをとるものである〇すなわち、バス使用切替回路
８は、例えば３ビツトのバイナリカウンタから成り、パ
スクロックＳｃに同期してその値が遂次変化し、該カウ
ント値がバス使用切替信号Ｓｓとして共通バス６上に出
力される。バスマスタが共通バス６を使用する場合は、
バス要求発生回路５からバス要求信号Ｓｒを比較回路７
に出力する。比較回路７はバス要求信号Ｓｒを受取ると
、上記バス使用切替信号Ｓｓと各バスマスタ毎に予め割
り当てられている固有の設定値とを比較し、一致したと
きバス使用中信号発生回路４に対して一致信号を出力す
る。したがって、バス使用中信号Ｓｂが“Ｏ”、つまり
バスが使用中でなければ、バス使用中信号発生回路４は
バスクロックＳｃと同期をとってバス使用中信号Ｓｂを
１″にする。なお、このときバスが使用中であれば、空
きとなる迄待機する。こうしてバスマスタはバス使用中
信号Ｓｂｌ＠１″にしてバスの使用権を獲得した後、デ
ータ転送を行ない、その後バス使用中信号Ｓｂを０”に
する。
以上のように、この発明によれば、バス使用切替回路を
用いて共通バス上にバス使用切替信号を送出し、各バス
マスタでは比較回路によって自己に付された固有の設定
値と、バスクロックに同期して変化するパス使用切替信
号とを比較し、一致したときにバスの使用権を獲得をす
るものであるから、特に優先レベルに制限されることが
なく、各バスマスタは平等にバスの使用権を獲得するこ
とができるものである。また、この発明によれば、第１
図の如く各バスマスタ毎にバス要求信号が必要な方式と
比べて、共通バス上の信号線の本数が減少し、これは接
続されるバスマスタの数が増加する程顕著となる利点を
有する。
用いて共通バス上にバス使用切替信号を送出し、各バス
マスタでは比較回路によって自己に付された固有の設定
値と、バスクロックに同期して変化するパス使用切替信
号とを比較し、一致したときにバスの使用権を獲得をす
るものであるから、特に優先レベルに制限されることが
なく、各バスマスタは平等にバスの使用権を獲得するこ
とができるものである。また、この発明によれば、第１
図の如く各バスマスタ毎にバス要求信号が必要な方式と
比べて、共通バス上の信号線の本数が減少し、これは接
続されるバスマスタの数が増加する程顕著となる利点を
有する。
【図面の簡単な説明】
第１図はバスシステムの従来例を示す構成図、ＩＫ２図
はこの発明の実施例を示す構成図である。 符号説明 １・・・・・・り四ツク発生回路、２・・曲優先エンコ
ード回路、３・・・・・・デコード回路、４・・曲バス
使用中信号発生回路、５・・・・・・バス要求発生回路
、６・曲・共通バス、７・・・・・・比較回路、８・・
曲バス使用切替回路 −７− 第１図 第２図
はこの発明の実施例を示す構成図である。 符号説明 １・・・・・・り四ツク発生回路、２・・曲優先エンコ
ード回路、３・・・・・・デコード回路、４・・曲バス
使用中信号発生回路、５・・・・・・バス要求発生回路
、６・曲・共通バス、７・・・・・・比較回路、８・・
曲バス使用切替回路 −７− 第１図 第２図
Claims (1)
- 【特許請求の範囲】 １）バスコントローラからのクロック信号と同期してデ
ータを転送する複数のバスマスタを共通バス上に並設し
てなるバスシステムにおいて、前記バスコントローラに
は各バスマスタを所定の順序で平等に選択すべく選択信
号を発する選択回路を設ける一方、各バスマスタには該
選択！号と各自に個有の識別番号とを比較する比較回路
を設け、該比較回路にて一致が検出されたときバスマス
タは共通バスの使用権を獲得してデータを転送するよう
にしたことを特徴とするバスシステム。 ２、特許請求の範囲第１項に記載のバスシステムにおい
て、前記選択回路はバスコントローラからのクロック信
号を計数するカウンタから構成され、該計数出力を選択
信号として送出することを特徴とするバスシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12121382A JPS5914032A (ja) | 1982-07-14 | 1982-07-14 | バスシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12121382A JPS5914032A (ja) | 1982-07-14 | 1982-07-14 | バスシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914032A true JPS5914032A (ja) | 1984-01-24 |
Family
ID=14805672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12121382A Pending JPS5914032A (ja) | 1982-07-14 | 1982-07-14 | バスシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914032A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117943A (ja) * | 1984-11-13 | 1986-06-05 | Fuji Electric Co Ltd | 伝送制御装置 |
| JPS62113256A (ja) * | 1985-11-12 | 1987-05-25 | Nec Corp | バス制御方式 |
| JPS62194568A (ja) * | 1986-02-21 | 1987-08-27 | Yokogawa Electric Corp | システム・バス権制御回路 |
| JPH01108664A (ja) * | 1987-10-22 | 1989-04-25 | Fujitsu Ltd | バス使用権獲得制御方法 |
-
1982
- 1982-07-14 JP JP12121382A patent/JPS5914032A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61117943A (ja) * | 1984-11-13 | 1986-06-05 | Fuji Electric Co Ltd | 伝送制御装置 |
| JPS62113256A (ja) * | 1985-11-12 | 1987-05-25 | Nec Corp | バス制御方式 |
| JPS62194568A (ja) * | 1986-02-21 | 1987-08-27 | Yokogawa Electric Corp | システム・バス権制御回路 |
| JPH01108664A (ja) * | 1987-10-22 | 1989-04-25 | Fujitsu Ltd | バス使用権獲得制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5914032A (ja) | バスシステム | |
| US4651319A (en) | Multiplexing arrangement with fast framing | |
| JPS612435A (ja) | 受信位置予測装置 | |
| JPS594733B2 (ja) | キヨウツウバスセイギヨカイロ | |
| JPH0210459A (ja) | バス使用権決定方式 | |
| JPS58205237A (ja) | 共通バス優先使用制御方式 | |
| SU805312A1 (ru) | Устройство приоритетного подключени пРОцЕССОРОВ K ОбщЕй МАгиСТРАли | |
| JPH04654A (ja) | バス制御方式 | |
| SU864288A1 (ru) | Устройство дл обслуживани запросов | |
| JPS62194568A (ja) | システム・バス権制御回路 | |
| JPS63231662A (ja) | バス制御回路 | |
| JPS6253530A (ja) | Ｔｄｍａ通信装置の制御用情報発生回路 | |
| JP2001166951A (ja) | 割込処理回路 | |
| JPH0832571A (ja) | フレーム信号検出方式 | |
| JPS6134661A (ja) | デ−タ転送制御装置 | |
| JPH01321543A (ja) | バス・データ転送方法とバス・データ転送回路 | |
| JPH043239A (ja) | バス制御装置 | |
| JPS62220037A (ja) | 並列同期回路 | |
| JPS6152702A (ja) | シ−ケンス制御装置 | |
| JPS5679354A (en) | Memory access control system | |
| JPS60117363A (ja) | バス支配権制御方式 | |
| JPS62227235A (ja) | フレ−ム同期回路 | |
| JPS62118658A (ja) | 直列一並列変換回路 | |
| JPH07210503A (ja) | バス競合調停方法 | |
| JP2000322273A (ja) | 割り込み調停システム |