JPH04654A - バス制御方式 - Google Patents

バス制御方式

Info

Publication number
JPH04654A
JPH04654A JP10040990A JP10040990A JPH04654A JP H04654 A JPH04654 A JP H04654A JP 10040990 A JP10040990 A JP 10040990A JP 10040990 A JP10040990 A JP 10040990A JP H04654 A JPH04654 A JP H04654A
Authority
JP
Japan
Prior art keywords
bus
signal
master
identification number
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10040990A
Other languages
English (en)
Inventor
Toshihiko Motobayashi
稔彦 本林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10040990A priority Critical patent/JPH04654A/ja
Publication of JPH04654A publication Critical patent/JPH04654A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明はマルチパスマスタシステムのバス制御方式に関
する。
[従来の技術] 従来、システム内に複数存在するバスマスタの排他制御
は、各バスマスタにバス使用要求信号と使用許可通知信
号を割り当て、バスの排他制御部が制御する方式が用い
られていた。
[発明が解決しようとする課題] 上述した従来のバス制御方式では、一つのバスマスタに
対して最低2本の信号線(バス使用許可要求信号とバス
使用許可信号)が必要であり、バスマスタ数が増大する
場合にコネクタのビンネックか発生し易いという問題点
があった。
したがって本発明は、信号線の数か少なくて済むバス制
御方式を得ようとするものである。
[課題を解決するための手段] 本発明によれば、個別の識別番号を有する複数のバスマ
スタが共通バスに接続され、各バスマスタ毎に用意され
たバス使用権要求信号、複数のバスマスタが排他的に共
有使用するバスアクセスの種類を示す処理コマンド信号
、および前記バスアクセス処理コマンド信号に対するア
クノリッジ信号を使用し、該バス使用要求信号に対して
排他制御部から使用許可通知信号を発するようにしたバ
ス制御方式において、前記排他制御部が前記使用許可通
知信号として前記アクノリッジ信号のオンからオフへ変
化するエツジに同期したバスマスタ識別番号情報を前記
データバス1こ発するようにしたことを特徴とするバス
制御方式が得られる。
また、本発明によれば、共通バスに接続され。
個別の識別番号を有し、各々バス使用権要求信号、排他
的に共有使用するバスアクセスの種類を示す処理コマン
ド信号および前記バスアクセス処理コマンド信号に対す
るアクノリッジ信号を用意する複数のバスマスタと、前
記バス使用権要求信号を個別に出力する複数の信号線と
、該信号線からバス使用要求信号を受けると前記アクノ
リッジ信号のオンからオフへ変化するエツジに同期した
バスマスタ識別番号情報を使用許可通知信号として前記
データバスに発する排他制御部とを有することを特徴と
するバス制御装置が得られる。
[実施例] 次に1本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すタイムチャートであり
、第2図はその回路構成を示すブロック図である。
第1のバスマスタ1.第2のバスマスタ2から信号線7
.8を経由するバス排他制御部3へのバス使用要求信号
a、bがアクティブになった場合。
バス排他制御部3はどちらかを選択し、その選択したハ
ス使用要求信号を出力しているバスマスタの識別番号値
であるバス使用許可データclをデータバス4に出力し
、共通バス6上のアクノリッジ信号eをオン、オフする
各バスマスタ1,2はアクノリッジ信号eの立ち上がり
のエツジでデータバス4上のバス使用許i’JデータC
1を読み込み、自分の識別番号かを調べる。自分の識別
番号と一致していればバス使用権が与えられたものとし
てバスサイクルを実行する。自分の識別番号と一致して
いなかったバスマスタはバス要求信号をそのままにして
待ち合わせる。
バスサイクルではバスを使用しているバスマスタからメ
モリリード、IOライト等のバスアクセスコマンドdか
バスアクセスコマンドバス5に出力される。このバスア
クセスコマンドdがアクティブになったならばバス使用
要求信号aをインアクティブにする。バスアクセスコマ
ンドdはデバイス側からのアクノリッジ信号eがアクテ
ィブになったところでインアクティブになる。
バス排他制御部3はバスアクセスコマンドdを監視して
いて、アクティブからインアクティブに変化した時点で
バス使用要求を出力しているバスマスタかあるかを調べ
て、あるならばそのハスマスタの識別番号をバス使用許
可データc3としてデータバス4に出力する。このバス
使用許可データc3はアクノリッジ信号eの立ち上がり
タイミングでバス要求信号を出力している各バスマスタ
内で自分の識別番号と比較され、一致しているバスマス
タはバスサイクルに入る。
アクノリッジ信号eをインアクティブにするときに次の
バス使用を要求しているバスマスタが無い場合は、バス
排他制御部3は、データバス4にシステムに存在しない
バスマスタ番号をバス使用許可データc5として出力し
、バスサイクルを実行せずに次のバス要求信号を待ち合
わせる状態に入る。
[発明の効果] 以上説明した様に本発明は、バスアクセスコマンドの応
答信号であるアクノリッジ信号のインアクティブエツジ
に同期してバスアクセス使用権を示すバスマスタの識別
番号をデータバスに出力することにより、バス排他制御
を行うために用意するバスマスタ個別の信号をバス使用
要求信号だけにすることができる。すなわち、共通バス
以外の信号線としては、7.8など各バスマスタに対し
て1本で済む。従ってバスマスタ数が増大してもコネク
タのビンネックは発生し難くなる。
バス、5はバスアクセスコマンドバス、6はバスアクノ
リッジバス、7.8は信号線、aおよびbはハス使用要
求信号、Cはデータ、dはハスアクセスコマンド、eは
ハスアクノリッジをそれぞれあられしている。
【図面の簡単な説明】
第1図は本発明の一実施例における動作タイミング図、
第2図はその回路構成を示すブロック図である。

Claims (2)

    【特許請求の範囲】
  1. (1)個別の識別番号を有する複数のバスマスタが共通
    バスに接続され、各バスマスタ毎に用意されたバス使用
    権要求信号、複数のバスマスタが排他的に共有使用する
    バスアクセスの種類を示す処理コマンド信号、および前
    記バスアクセス処理コマンド信号に対するアクノリッジ
    信号を使用し、該バス使用要求信号に対して排他制御部
    から使用許可通知信号を発するようにしたバス制御方式
    において、 前記排他制御部が前記使用許可通知信号として、前記ア
    クノリッジ信号のオンからオフへ変化するエッジに同期
    したバスマスタ識別番号情報を前記データバスに発する
    ようにしたことを特徴とするバス制御方式。
  2. (2)共通バスに接続され、個別の識別番号を有し、各
    々バス使用権要求信号、排他的に共有使用するバスアク
    セスの種類を示す処理コマンド信号、および前記バスア
    クセス処理コマンド信号に対するアクノリッジ信号を用
    意する複数のバスマスタと、前記バス使用権要求信号を
    個別に出力する複数の信号線と、該信号線からバス使用
    要求信号を受けると前記アクノリッジ信号のオンからオ
    フへ変化するエッジに同期したバスマスタ識別番号情報
    を使用許可通知信号として前記データバスに発する排他
    制御部とを有することを特徴とするバス制御装置。
JP10040990A 1990-04-18 1990-04-18 バス制御方式 Pending JPH04654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10040990A JPH04654A (ja) 1990-04-18 1990-04-18 バス制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10040990A JPH04654A (ja) 1990-04-18 1990-04-18 バス制御方式

Publications (1)

Publication Number Publication Date
JPH04654A true JPH04654A (ja) 1992-01-06

Family

ID=14273182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10040990A Pending JPH04654A (ja) 1990-04-18 1990-04-18 バス制御方式

Country Status (1)

Country Link
JP (1) JPH04654A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0835067A (ja) * 1994-07-20 1996-02-06 G T C:Kk 成膜装置および成膜方法
US6505276B1 (en) 1998-06-26 2003-01-07 Nec Corporation Processing-function-provided packet-type memory system and method for controlling the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0835067A (ja) * 1994-07-20 1996-02-06 G T C:Kk 成膜装置および成膜方法
US6505276B1 (en) 1998-06-26 2003-01-07 Nec Corporation Processing-function-provided packet-type memory system and method for controlling the same

Similar Documents

Publication Publication Date Title
US4556939A (en) Apparatus for providing conflict-free highway access
JPH04654A (ja) バス制御方式
US6678780B1 (en) Method and apparatus for supporting multiple bus masters with the accelerated graphics protocol (AGP) bus
JPH0343804A (ja) シーケンス制御装置
EP0130471A3 (en) Interface controller for connecting multiple asynchronous buses and data processing system including such controller
JP2502030B2 (ja) 同期式デ―タ処理システム用の同期化装置
JPH06149749A (ja) 複数プロセッサ間におけるデータ転送方式
KR20000033265A (ko) 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법
JPH0560625B2 (ja)
KR0121973B1 (ko) 전전자 교환기에 있어서 프로세서 보드간의 공통버스 중재회로
JPH03137754A (ja) 共有メモリのアクセス制御方式
JP3304503B2 (ja) 2重系マルチプロセッサシステム
JPH03201054A (ja) 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム
JPH0410043A (ja) バス転送方式および情報処理システム
JPH03109660A (ja) デュアルバスシステムに於けるメモリアクセス制御方式
JPH01205365A (ja) バス獲得制御方式
JPH04322352A (ja) バス転送制御方式
JPH03228165A (ja) 優先順位判定装置
JPH04310161A (ja) データ読出回路
JPS6172350A (ja) デ−タ転送制御方式
JPS61264463A (ja) バス制御方式
JPH04157556A (ja) 識別番号付与方式
JPH05100994A (ja) Dma転送動作確認方式
JP2000148673A (ja) 情報転送装置
JPH04257957A (ja) バス切替制御におけるエラー処理方式