JPH03201054A - 共通バス制御方法及びその制御装置並びにマスタ装置と計算機システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は計算機システムにおける同期式共通バスの制御
方法及び装置に係り、特に、アクセスタイムの異なるス
レーブが共通バスに複数接続されたマルチマスタシステ
ムのデータ転送等に好適な共通バス制御方法及び共通バ
ス制御装置並びにマスタ装置と計算機システムに関する
。

［従来の技術］ 従来の装置として、特開昭６１−２６７８５０号、特開
昭６３−１３３２５２号、特開昭６２−７６３４２号公
報記載のものがある。

特開昭６１−２６７８５０号公報記載の従来技術は、マ
スタからの要求に対してスレーブが正規の応答をするこ
とができない時、スレーブはマスタに対して受信不可能
を示すリラン信号を送出し、マスタはこのリラン信号を
もとに、スレーブが受信可能となるまで一定のシーケン
スでアクセスを繰り返すようになっている。

特開昭６３−１３３２５２号公報記載の従来技術は、転
送毎にスレーブのビジー状態を確認し、ビジーならばそ
の転送フェーズをウェイトし、ビジーオフなら次のフェ
ーズに移行するといったように、１つの転送フェーズ毎
にバスを占有し続けるようになっている。

特開昭６２−７６３４２号公報記載の従来技術は、各マ
スタからのスレーブへの再送アクセスが重複することで
バスがデッドロック状態にならないように、各マスタの
再送間隔を夫々乱数で決定し、各マスタからの再送が衝
突する確率を小さくしている。

［発明が解決しようとする課１Ｍ］ 上述した第１の従来技術は、共通バス上の複数のマスタ
装置から同一のスレーブ装置に対しアクセスが連続した
バスサイクルで発生した場合、スレーブ装置は複数のマ
スタ装置に対して再送要求信号を送出することになる。

このため、再送要求信号を受信した各マスタ装置は常に
バスクロックに同期した一定のりトライ間隔で当該スレ
ーブ装置に対してアクセスを行い、スレーブ装置側のア
クセスタイミングによっては常時再送要求が発生して特
定のマスタ装置のみがスレーブ装置側で受信不可能とな
り、バスがデッドロック状態になることがある。

第２の従来技術では、マスタ装置からのアクセスにより
、スレーブ装置が受信完了するまでのあいだ各フェーズ
でバスが占有されるため、再送によるバスのデッドロッ
クは発生しないが、アクセス種別の異なるスレーブ装置
が共通バス上に存在し、アクセスタイムの遅いスレーブ
装置のビジー中に別のマスタ装置からのアクセスがぶつ
かると。

ぶつかりのあったスレーブ装置がレディ状態となるまで
他のマスタ装置から別のスレーブ装置への転送が不可能
になり、バスの性能低下によるシステム全体の処理能力
が低下するという問題がある。

第３の従来技術は、複数のマスタ装置からのりトライ間
隔はランダムになるためバスがデッドロックすることは
ないが、乱数により各マスタ装置のりトライ間隔を決め
るため、優先順位の高いマスタ装置を優先することがで
きないという問題がある。

更に上述した従来技術は、アクセスが衝突する状態が続
いたときにつまりデータ転送が完了しない状態が続いた
ときに確実にデータ転送を完了させる手段がなく、デー
タ転送を完了しなければならない場合にもいわば運に任
せる状態であった。

また、別々のマスタ装置から同一のスレーブ装置に対し
アクセスがあった場合に、データ転送のぶつかりが発生
するのを確実に防止する手段がなく、これもいわば運に
任せる如き制御を行っていた。

更にまた、各スレーブ装置の応答時間は通常は異なり、
このスレーブ装置の応答時間の違いを考慮することがシ
ステムの稼働効率を高めアクセスの衝突を少なくするの
であるが、従来はこの応答時間の違いまで考慮していな
かった。

本発明の第１の目的は、複数のマスタ装置のアクセスが
衝突することなく、シかも優先順位の高いマスタ装置の
アクセスを優先することのできる共通バス制御方法及び
装置を提供することにある。

本発明の第２の目的は、アクセスがスレーブ装置のビジ
ー状態により一定時間不可能なときこのアクセスによる
データ転送を確実に完了させることのできる共通バス制
御方法及び装置を提供することにある。

本発明の第３の目的は、異なるマスタ装置から同一のス
レーブ装置に対するアクセスの衝突を確実に回避するこ
とのできる共通バス制御方法及び装置を提供することに
ある。

本発明の第４の目的は、応答時間の異なる複数のスレー
ブ装置を備える場合にこの応答時間の差異まで考慮した
共通バス制御方法及び装置を提供することにある。

［課題を解決するための手段］ 上記第１の目的は、あるマスタからあるスレーブに対し
てアクセスがあり当該スレーブがビジー状態のとき当該
スレーブから当該マスタに対し再送要求信号を送出する
装置において、各マスタは、再送要求信号を受信し当該
スレーブに対しアクセスを再度行う場合、予め定められ
た自己固有の時間間隔で行うことで、達成される。自己
固有の時間間隔は、例えば、マスタ装置を実装する物理
的なスロット番号に基づいて設定する。

上記第２の目的は、共通バスの獲得と転送をバスクロッ
クに同期して行いあるマスタの要求に対しスレーブビジ
ー応答が一定時間連続した場合。

該マスタは共通バスを当該スレーブがレディ状態となる
まで強制的に占有することで、達成される。

上記第３の目的は、複数のマスタと複数のスレーブとが
同期式共通バスを介して接続され、あるマスタからある
スレーブに対してアクセスがあり当該スレーブがビジー
状態のとき当該スレーブから当該マスタに対し再送要求
信号を送出する装置において、共通バス上にスレーブビ
ジー中を示すビジー信号線を備え、スレーブへデータ転
送を行うマスタは共通バス獲得のアービトレーションに
伴い出力するバス占有要求信号を当該スレーブのビジー
オフまでフリーズすることで、達成される。

上記第４の目的は、複数のマスタと複数のスレーブとが
同期式共通バスを介して接続され、あるマスタからある
スレーブに対してアクセスがあり当該スレーブが応答し
たとき該アクセスから該応答までの時間を計数しておき
、当該スレーブがビジー状態でマスタが要求信号を再送
するとき前記計数時間後に再送することで、達成される
。

［作用］ 自己固有の時間間隔でリトライすることで、各マスタ装
置のアクセスの衝突を回避することができ、また、自己
固有の時間間隔を優先順位の高いものほど短くすること
で、優先順位の高いマスタ装置のアクセスを優先させる
ことが可能になる。

スレーブビジーが一定時間連続したとき当該スレーブが
レディ状態になるまでバスを占有することで、該占有に
かかるバスを使用して当該スレーブに対するデータ転送
を確実に行うことが可能となる。

バス獲得のアービトレーションに伴い出力するバス占有
要求信号をスレーブのビジーオフまでフリーズすること
で、別のマスタからのアクセスが抑制されるので、異な
るマスタからのアクセスの衝突を確実に回避することが
可能となる。

各スレーブの応答時間をタイマで計数し、この計数値に
基づきアクセスするので、バス上の衝突が少なくなる。

［実施例］ 以下、本発明の一実施例を図面を参照して説明する。

第３図は、本発明の一実施例に係る計算機システムの構
成図である。この計算機システムは、同期式共通バスを
介して、複数のマスター装置１ａ。

ｌｂ、ｌｃ、ｌｄと、複数のスレーブ装置２ａ。

２ｂと、バス監視機構３とが相互に接続されている。マ
スタ装置は、通常、バス上に複数存在しく実施例では１
８〜１ｄの４台）、データ転送時に自己が主体となって
アクセスをスレーブ装置に対し行い或いはスレーブ装置
としても動作する２面の機能を各々が備えており、例え
ば、基本処理装置や磁気記憶制御機構や通信及びプリン
タ等の入出力装置を制御する機構等から成る。スレーブ
装置ｉ２ａ、２ｂは、主記憶装置やグローバルメモリ装
置等である。バス監視機構３は、バス上の共通制御を主
目的とし、マスタ装置１ａ〜１ｄ及びスレーブ装置２ａ
、２ｂの制御回路の動作と、バス上のデータ転送用のク
ロック供給や、データ転送に伴うパリティ等のエラー監
視や、ＲＡＳ（Ｒｓｌｉａｂｉｌｉｔｙ　Ａｖａｉｌａ
ｂｉｌｉｔｙ　５ｅｒｖｉｃｅａｂｉｌｉｔｙ）として
のバストレース等の各種機能を有している。

上述したバスは、アドレスバス４と、データバス５と、
応答バス６と、コントロールバス７の４つのバスで成る
。アドレスバス４は、マスタ装置の起動情報や、マスタ
装置からスレーブ装置への書き込みアドレス等の転送情
報を送受するバスである。データバス５はライトデータ
バスとリードデータバスの２本からなり、ライトデータ
バスは。

スレーブ装置へ転送するデータを乗せるバスであり、リ
ードデータバスはスレーブ装置から読み出すデータを乗
せるバスである。応答バス６は、マスタ装置からスレー
ブ装置へのアクセスに対する結果（例えばデータパリテ
ィ、アドレス不正等）をスレーブ装置からマスタ装置へ
報告する情報を乗せる。コントロールバス７は、マスタ
装置からスレーブ装置へのデータ転送に伴うアドレスバ
ス４やデータバス５の占有要求信号や、或いはスレーブ
装置からマスタ装置へのデータ転送に伴うデータバス５
（リードアクセス時のみ）や応答バス６の占有要求信号
の他、アドレスバス４やデータバス５のリザーブ信号、
応答バス６とデータバス５を使用しているときのデータ
有効・無効を示す信号、スレーブ装置からマスタ装置に
対して出力される再送要求信号等を乗せるバスである１
通常のデータ転送は、アドレスバス４．データバス５゜
応答バス６、コントロールバス７をアクセス内容により
使い分け、バス監視機構３から共通に送出されるクロッ
クに同期して、マスタ装置とスレーブ装置との間で、或
いはマスタ装置間で情報の送受を行う。

第４図は、第３図に示す計算機システムにおける基本的
なデータ転送手順を説明するタイムチャートである。マ
スタ装置ｔ　１　ａと、これより優先順位の低いマスタ
装置１ｂが同時にバス占有の要求を出力しく今の場合、
マスタ装置１ａはスレーブ装置１２ａに対するアクセス
であり、マスタ装置１ｂはスレーブ装置２ｂに対するア
クセスであるとする。）た場合、先ず、マスタ装置１ａ
がスレーブ装置２ａにデータ転送するためにバスを１バ
スサイクル占有し、次のバスサイクルでマスタ装置１ｂ
が１バスサイクル占有し、データ転送を行う。

尚、データバス５はライトアクセスの場合のみ使用され
る。

マスタ装置１ａ、ｌｂからの夫々Ｔ、Ｔ＋１のサイクル
における起動に対し、起動光のスレーブ装置２ａ、２ｂ
は、夫々動作を終了した時間Ｔ＋４、Ｔ＋５にて応答す
る。スレーブ装置２ａはリード要求のため、応答バス６
とデータバス５のリードデータバスが使用される。これ
以降、マスタ装置１ｃ、ｌｄからバス占有要求があった
場合はその要求毎にデータ転送がバスクロックＴに同期
して行われる。

第４図において、コントロールバス７の時間Ｔ＋１にお
けるスレーブ装置２ａのビジー信号は。

マスタ装置１ａからの転送時にスレーブ装置２ａがその
転送情報を受信できない場合スレーブ装置２ａがマスタ
装置１ａに対し出力する再送要求の出力タイミングを示
している。この再送要求信号は、受信不可となる要求信
号の次のバスサイクルで出力され、これは、起動元（今
の場合はマスタ装置１ａ）への１バスサイクルのみ有効
な信号となる。尚、マスタ装置からスレーブ装置（マス
タ装置がスレーブ装置として機能する場合を含む。）へ
の全てのデータ転送は、１回のアクセスで、起動（ＲＥ
Ｑ）と応答（ＡＮＳ）の２回バスを占有する。

第１図は、本発明の一実施例に係る共通バス制御方法を
説明するタイムチャートである。今仮りに、マスタ装置
１ａとマスタ装置１ｂが共に同一のスレーブ装置２ａに
データ転送をする場合、スレーブ装置２ａが受信不可能
のときは、スレーブ装置２ａはマスタ装置１ａとマスタ
装置１ｂに夫々再送要求信号を送出する。マスタ装置１
ａとマスタ装置１１ｂは、この再送要求信号を受けて、
各々所定時間後にスレーブ装置２ａに対してアクセスす
るが、この所定時間がマスタ装置１ａとマスタ装置１ｂ
で同じであると、アクセスが衝突していつまでたっても
スレーブ装置２ａにアクセスできなくなってしまう虞が
ある。そこで、本発明では、再送要求に従ってアクセス
し更に受信不可に戒って再度アクセスするまでの所要時
間を、各マスタ装置毎に予め異なった時間とする０本実
施例では、マスタ装置を装着する物理的なスロット番号
（ＩＤＮｏ、）に基づき、上記の所要時間が各マスタ装
置毎に異なるようにしている。

第１図は、本発明の一実施例に係る計算機システムを構
成するマスタ装置（１台のみ図示）とスレーブ装置（１
台のみ図示）の要部構成図である。

マスタ装置ｌは、共通バス制御装置として、論理和ゲー
ト９と、ＪＫフリップフロップ１ｏと、バスアービタ２
６と、フリップフロップ１７と、バッファ１８と、起動
バスシーケンサ３ｏと、論理積ゲート２２と、カウンタ
２４と、再送間隔設定回路２５とを備えて成る。

再送間隔設定回路２５は、自マスタ装置ｃ１が装着され
ているバス上の実装スロット番号（符号２３で示す、）
を取り込み、この取り込んだ値に応じた自マスタ装置１
のリトライ間隔に応じたカウンタ値をカウンタ２４に設
定する。このカウンタ２４は、設定値を計数するとりト
ライリクエスト信号ＲＴＲＹ　　ＲＥＱ２９を論理和ゲ
ート９に送出し、バス要求信号１１をコントロールバス
７に出力するようになっている。

スレーブ装置２は、アドレスバス４に接続されたアクセ
ス判定回路１４と、制御部２８と、ＪＫフリップフロッ
プ１７と、アクセス判定回路１４とＪＫフリップフロッ
プ１７との出力信号の論理積信号２１をコントロールバ
ス７に出力する論理積ゲート１６とを備える。

次に、本実施例における共通バス制御方法の制御手順を
説明する。先ず、スレーブ装置２へのデータ転送の要求
が発生すると、バス占有のためのリクエスト信号８が図
示しない回路からアサートされて論理和ゲート９に入力
する。このリクエスト信号８は、バスクロック（ｃ　ｋ
）に同期してフリップフロップ１０に保持され、このフ
リップフロップ１０からコントロールバス７にバス占有
要求信号１１が出力される。フリップフロップ１０は、
バスアービタ２６からリセット信号ＡＷＡＣＫ１９がア
サートされるまで、コントロールバス７にバス占有要求
信号１１を出力し続ける。バス要求信号１１は、第１図
には図示していない他のマスタ装置からのバス要求信号
１２と共にコントロールバス７を経由してパスアービタ
２６に入力される。尚、このバス要求信号１２−もバス
要求信号１１と同一のクロックで出力されている。

パスアービタ２６では、優先順位の判定を行い。

バスの占有許可信号がアサートされると、バスリザーブ
信号１３がネゲートのとき（つまり信号がオフになると
き）、パスアービタ２６の論理積ゲート２７から許可信
号ＡＷＡＣＫ１９が１バスサイクルのみ出力される。

このＡＷＡＣＫ１９により、全てのマスタ装置内の各バ
ス制御装置が動作を始める。先ず、フリップフロップ１
０に保持されコントロールバス７に出力されているバス
占有要求信号１１は、ＡＷＡＣＫ１９がフリップフロッ
プ１０に入力することでネゲートされる。また、クロッ
クに同期しフリップフロップ１７からバッファ１８を介
して、起動先へ、他のマスタ装置のアドレス情報がアド
レスバス４へ１バスサイクル出力される。更に、自マス
タ装置１の起動バスシーケンサ３０も動作を開始する。

ここで、起動先へのアクセスがデータの書き込みであれ
ば、アドレスと同様にデータも同様のタイミングでバス
に出力される。アドレスバス４上にアドレスが出力され
るとスレーブ装置２のアクセス判定回路１４が動作し、
自己宛のアクセスであれば、アクセス判定回路１４から
ＢＤＳＥＬ信号１５が１バスサイクル出力され、これが
論理積ゲート１６及びスレーブ制御部２８に入力される
。

制御部２８は、アクセス判定回路１４からのＢＤＳＥＬ
信号１５により次のアクセスが受信不可のとき、フリッ
プフロップ１７に受信不可即ちビジー信号を保持する。

フリップフロップ１７がビジー信号を保持し当該スレー
ブ装置が受信不可の状態にあるときは、新たなアクセス
が当該スレーブ装置にあると、論理積ゲート１６の面入
力が共に“ｌ”になって該ゲート１６から再送要求信号
２１がコントロールバス７に出力され、これが当該アク
セスを行ったマスタ装置に連絡される。

再送要求信号２１がマスタ装置１内の起動パスシーケン
サ３０に入力し、該シーケンサ３０が再送要求されてい
ると判定した場合にはステージ信号２０を出力する。論
理積ゲート２２は、このステージ信号２０と再送要求信
号２１との論理積をとり、再送要求信号２１がありそれ
をシーケンサ３０が判定したという条件が成立した場合
、カウンタ２４をプリセットする。再送要求信号２１は
、起動パスシーケンサ３０と同時に再送間隔設定回路２
５にも入力される。起動パスシーケンサ３０は、再送要
求信号２１を受信すると、シーケンサの状態を初期状態
つまりバス占有要求出力モードとする。

再送間隔設定回路２５は、各マスタ装置毎に固有の情報
となるバス上のマスタ実装スロット番号を取り込み、再
送要求信号２１毎に次の再送要求信号を受信したときの
りトライリクエスト信号２９をカウンタ２４から論理和
ゲート９に出力させるべく、カウンタ値を生成する信号
をカウンタ２４に出力する。カウンタ値の生成は、再送
要求信号毎２１毎にスロット番号に対応した番号値をリ
ングカウンタを使用して変更することで行う０例えば、
再送要求信号２１を受信したときにカウンタ値を整数倍
させるような信号をカウンタ２４に入力することで行う
。

これにより、連続したバスクロックで再送要求信号２１
が出力されても、再送時のバス占有タイミングはスロッ
ト番号により生成されたりトライ間隔つまり、各マスタ
装置毎に異なる間隔で行われるため、アクセスのタイミ
ングが各マスタ装置で必ずずれ、連続的な再送要求信号
２１によるバスデッドロックを回避できる。

ここで、例えば、バスの性能に対し十分長く設定した時
間を経過しても、スレーブ装置への転送が完了しない場
合には、コントロールバス７にバスを強制的に占有する
バスリザーブ信号１３を出力し、アクセス先のスレーブ
レディとなるまでバスを占有し、データ転送を行うよう
にする。バスリザーブ信号１３は、コントロールバス７
に出力されると、全てのマスタ装置に対しバスアービタ
２６の判定回路をフリーズ状態にすると共にバス占有許
可信号ＡＷＡＣＫ１９をサプレスするので、バスアクセ
スはロック状態となる。

以上述べた実施例によれば、複数の各マスタ装置からの
再送要求がランダムになり、アクセスの衝突によりバス
デッドロックが起こる頻度を低下させることができる。

また、ランダムとはいっても全体としてみるとランダム
になるのであって、各マスタ装置は予め決めた所定時間
毎にリトライする構成のため、優先順位の高いマスタ装
置のりトライ間隔を短くすることができ、バス使用の効
率化を図ることができる。

上記実施例は、リトライする所定時間として物理的なス
ロット番号を使用しているが、これは。

新たにスイッチ等を追加する必要がなく、また、実装位
置に依存しないので、自由度が大きいといる利点がある
。尚、マスタ装置内にプログラムにて書替え可能なレジ
スタを設け、システムを立ち上げたときに再送間隔のベ
ース値を設定するようにしてもよい。また、マスタ装置
内にあるスレーブ装置に対してアクセスし当該スレーブ
装置が応答したとき該アクセスから該応答までの時間を
計数するタイマを設け、当該スレーブ装置がビジー状態
でマスタ装置がアクセス要求を再送するとき前記計数時
間後に再送することでもよい。

［発明の効果］ 本発明によれば、マスタ装置からのアクセスの衝突が少
なく、しかも、優先順位の高いマスタ装置のアクセスを
リトライ時にも優先することが可能になる。更に、デー
タ転送がどうしても必要なアクセスを確実に行うことが
できる。また、異なるマスタ装置からのアクセスの衝突
も回避することが可能になる。更にまた、応答時間の異
なるスレーブ装置に応じてアクセスすることができ、シ
ステムの稼働効率を向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る共通バス制御方法を説
明するタイミングチャート、第２図は本発明の一実施例
に係る計算機システムの共通バス制御装置に関する部分
の構成図、第３図は計算機システムの全体構成図、第４
図は共通バス制御の基本を説明するタイミングチャート
である。 １　、１　ａ　、　１　ｂ　、　１　ｃ　、　１　ｄ−
マスタ装置、２゜２ａ、２ｂ・・・スレーブ装置、３・
・・バス監視機構、４・・・アドレスバス、５・・・デ
ータバス、６・・・応答バス、７・・・コントロールバ
ス、１１・・・バス要求信号、２１・・・再送要求信号
、２３・・・スロット番号、２４・・・カウンタ、２５
・・・再送間隔設定回路。

Claims (1)

1. 【特許請求の範囲】 １、複数のマスタと複数のスレーブとが同期式共通バス
   を介して接続され、あるマスタからあるスレーブに対し
   てアクセスがあり当該スレーブがビジー状態のとき当該
   スレーブから当該マスタに対し再送要求信号を送出する
   装置において、各マスタは、再送要求信号を受信し当該
   スレーブに対しアクセスを再度行う場合、予め定められ
   た自己固有の時間間隔で行うことを特徴とする共通バス
   制御方法。 ２、請求項１において、自己固有の時間間隔は、各マス
   タを夫々搭載した基板モジュールの実装スロット番号に
   基づくことを特徴とする共通バス制御方法。 ３、共通バスの獲得と転送をバスクロックに同期して行
   い転送に伴うスレーブビジー応答時にマスタは各マスタ
   毎に異なる予め決められた時間間隔でスレーブに対して
   要求を出力することを特徴とする共通バス制御方法。 ４、共通バスの獲得と転送をバスクロックに同期して行
   いあるマスタの要求に対しスレーブビジー応答が一定時
   間連続した場合、該マスタは共通バスを当該スレーブが
   レディ状態となるまで強制的に占有することを特徴とす
   る共通バス制御方法。 ５、複数のマスタと複数のスレーブとが同期式共通バス
   を介して接続され、あるマスタからあるスレーブに対し
   てアクセスがあり当該スレーブがビジー状態のとき当該
   スレーブから当該マスタに対し再送要求信号を送出する
   装置において、共通バス上にスレーブビジー中を示すビ
   ジー信号線を備え、スレーブへデータ転送を行うマスタ
   は共通バス獲得のアービトレーシヨンに伴い出力するバ
   ス占有要求信号を当該スレーブのビジーオフまでフリー
   ズすることを特徴とする共通バス制御方法。 ６、複数のマスタと複数のスレーブとが同期式共通バス
   を介して接続され、あるマスタからあるスレーブに対し
   てアクセスがあり当該スレーブが応答したとき該アクセ
   スから該応答までの時間を計数しておき、当該スレーブ
   がビジー状態でマスタが要求信号を再送するとき前記計
   数時間後に再送することを特徴とする共通バス制御方法
   。 ７、複数のマスタと複数のスレーブとが同期式共通バス
   を介して接続され、あるマスタからあるスレーブに対し
   てアクセスがあり当該スレーブがビジー状態のとき当該
   スレーブから当該マスタに対し再送要求信号を送出する
   装置において、各マスタは再送要求信号を受信し当該ス
   レーブに対しアクセスを再度行うときに予め定められた
   自己固有の時間間隔で行う手段を備えることを特徴とす
   る共通バス制御装置。 ８、請求項７記載の共通制御装置に用いられるマスタ装
   置であって、前記の自己固有の時間間隔を自己の実装ス
   ロット番号に基づいて設定する手段を備えることを特徴
   とするマスタ装置。 ９、共通バスの獲得と転送をバスクロックに同期して行
   う装置において、あるマスタの要求に対しスレーブビジ
   ー応答が一定時間連続したときに該マスタは共通バスを
   当該スレーブがレディ状態となるまで強制的に占有する
   信号を出力する手段を備えることを特徴とする共通バス
   制御装置。 １０、複数のマスタと複数のスレーブとが同期式共通バ
   スを介して接続され、あるマスタからあるスレーブに対
   してアクセスがあり当該スレーブがビジー状態のとき当
   該スレーブから当該マスタに対し再送要求信号を送出す
   る装置において、共通バス上にスレーブビジー中を示す
   ビジー信号線と、スレーブへデータ転送を行うマスタは
   共通バス獲得のアービトレーションに伴い出力するバス
   占有要求信号を当該スレーブのビジーオフまでフリーズ
   する手段とを備えることを特徴とする共通バス制御装置
   。 １１、複数のスレーブに同期式共通バスを介して接続さ
   れるマスタ装置において、あるスレーブに対してアクセ
   スし当該スレーブが応答したとき該アクセスから該応答
   までの時間を計数するタイマと、当該スレーブがビジー
   状態でマスタがアクセス要求を再送するとき前記計数時
   間後に再送する手段とを備えることを特徴とするマスタ
   装置。 １２、請求項８または請求項１１のマスタ装置、あるい
   は請求項７、９、１０のいずれかに記載の共通バス制御
   装置を備えることを特徴とする計算機システム。