JPS59123302A - 低周波増幅回路 - Google Patents
低周波増幅回路Info
- Publication number
- JPS59123302A JPS59123302A JP22959582A JP22959582A JPS59123302A JP S59123302 A JPS59123302 A JP S59123302A JP 22959582 A JP22959582 A JP 22959582A JP 22959582 A JP22959582 A JP 22959582A JP S59123302 A JPS59123302 A JP S59123302A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- inverter
- low frequency
- collector
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明はインバータとバイポーラトランジスタを用いて
スピーカを駆動する低周波増幅回路に関する。
スピーカを駆動する低周波増幅回路に関する。
従来の低周波増幅回路は第４図に示すように、集積口ｗ
３内部にインバータ１．そ九ぞれ極性の異なるバイポー
ラトランジスタ、駆動用トランジスタ２゜６、制御回路
５・を設け、外部にパイ、ポーラトランジスタ９，１０
、コンデンサ１１，１２．スピーカ１３、抵抗１４．１
５を接続して構成されていた。
３内部にインバータ１．そ九ぞれ極性の異なるバイポー
ラトランジスタ、駆動用トランジスタ２゜６、制御回路
５・を設け、外部にパイ、ポーラトランジスタ９，１０
、コンデンサ１１，１２．スピーカ１３、抵抗１４．１
５を接続して構成されていた。
この低周波増幅回路は、制御信号４の状態によυ制量１
回路５が制御され、動作状態と非動作状態が制御される
。
回路５が制御され、動作状態と非動作状態が制御される
。
動作状態では、入力端子８は制御回路５にょυ開放端子
となり、トランジスタ２のゲートとトランジスタ３のゲ
ート（ば制御回路内で接続され、トランジスタ２のドレ
インは制御回路内部によジオ−プントレイン出力となる
。
となり、トランジスタ２のゲートとトランジスタ３のゲ
ート（ば制御回路内で接続され、トランジスタ２のドレ
インは制御回路内部によジオ−プントレイン出力となる
。
逆に非動作状態で（徒、入力端子８は制御回路内部の抵
抗を通しでプレダウンされ、トランジスタ６のゲートは
ローレベルに固定され、トランジスタ２のドレインはロ
ーレベルに固定される。このよ二）なηｊｉＪ側）によ
り、動作時は増幅率の効率を上げ非演萎時には電流上し
ゃ断し、消費電流全低減し低周波増幅回路全効率よく動
作させるより設計されてきた。
抗を通しでプレダウンされ、トランジスタ６のゲートは
ローレベルに固定され、トランジスタ２のドレインはロ
ーレベルに固定される。このよ二）なηｊｉＪ側）によ
り、動作時は増幅率の効率を上げ非演萎時には電流上し
ゃ断し、消費電流全低減し低周波増幅回路全効率よく動
作させるより設計されてきた。
しかし、低０周波増幅回路の動作状態と非動作状態を制
呻するために、プルダウンやスイッチ類カらなる制御回
路全没けなげればならないことや。
呻するために、プルダウンやスイッチ類カらなる制御回
路全没けなげればならないことや。
出力端子金２端子必９とすること等が、集積回路の簡略
化の妨げとなっていた。
化の妨げとなっていた。
本発明にかかる欠点を除去したものであり％以下実施例
に沿って説明する。
に沿って説明する。
第１図が本発明による回路図である。
集積回路内部にインバータ１．プルダウントランジスタ
１７を設け、外部にバイボー２トランジスタ１９，２０
、抵抗１４，１５、コンデンサ１２、スピーカ１３を接
続して構成されておシ、１６が低周波増幅回路の１百号
人力線でめる。
１７を設け、外部にバイボー２トランジスタ１９，２０
、抵抗１４，１５、コンデンサ１２、スピーカ１３を接
続して構成されておシ、１６が低周波増幅回路の１百号
人力線でめる。
すなわち、動作時にはフールダウントランジスタ１７の
ゲートに接続さ−れて１八る制御３号４全ローレベルに
制御することによってインバータ１のゲート全開放とし
、低周波増幅回路を効率的ｔて働かせている。１だ非動
作時には、制御信号４を・・イレベルにすることによっ
てインバータ１のゲートをローレベルに固足り、、イン
バータにフロー ）′？［流が流れないようにしている
。また、外付けのトランジスタはお互いに逆極性のトラ
ンジスタ１９゜２０を直列接続と１７で増幅率を稼いで
いるが、東横回路の出力端子１８が）・イレベルに固定
されるため、電流は流れない。
ゲートに接続さ−れて１八る制御３号４全ローレベルに
制御することによってインバータ１のゲート全開放とし
、低周波増幅回路を効率的ｔて働かせている。１だ非動
作時には、制御信号４を・・イレベルにすることによっ
てインバータ１のゲートをローレベルに固足り、、イン
バータにフロー ）′？［流が流れないようにしている
。また、外付けのトランジスタはお互いに逆極性のトラ
ンジスタ１９゜２０を直列接続と１７で増幅率を稼いで
いるが、東横回路の出力端子１８が）・イレベルに固定
されるため、電流は流れない。
第２図において抵抗２１は動作中のトランジスタ２０の
動作点を安定式せるため、１だ非動作中にはトランジス
タ２０のベース電位フローレベルに固冗し、トランジス
タ２０に無駄に電流が流れないようにするためのもので
ある。
動作点を安定式せるため、１だ非動作中にはトランジス
タ２０のベース電位フローレベルに固冗し、トランジス
タ２０に無駄に電流が流れないようにするためのもので
ある。
第６図に卦いて、抵抗２２は動作中の消費電流を制限す
るためＶＣ接続して必る。
るためＶＣ接続して必る。
なお、プルダウントランジスタ、工εツタ接地型ＰＮＰ
及びＮ Ｐ Ｎ ｉＱ トランジスタの電源に対する極
性：と変えて接続しても全く同じ効果が得られ＾ことは
勿、贈ｒある。
及びＮ Ｐ Ｎ ｉＱ トランジスタの電源に対する極
性：と変えて接続しても全く同じ効果が得られ＾ことは
勿、贈ｒある。
以上のように、動作時の電流をしゃ断するために一集積
回路内に被雑な制御回路を設ける必菅がない。“また、
動１・ｒ一時Ｖこは消費電流の低減全外付は抵抗により
簡単に調鷲できる。１′ｆｃ１集槓回路からの出力端子
も革極でよい１ζめ、制御回路の簡素化と合わせて、集
積回路の簡略化、小型化に影響の大きいものである。さ
らに出力端子が少ないことがらボンディングの省略化、
外付は部品の少ないことから回路実装の簡略化、小型化
、コスト低減等に影響の大きいものでめ＾。
回路内に被雑な制御回路を設ける必菅がない。“また、
動１・ｒ一時Ｖこは消費電流の低減全外付は抵抗により
簡単に調鷲できる。１′ｆｃ１集槓回路からの出力端子
も革極でよい１ζめ、制御回路の簡素化と合わせて、集
積回路の簡略化、小型化に影響の大きいものである。さ
らに出力端子が少ないことがらボンディングの省略化、
外付は部品の少ないことから回路実装の簡略化、小型化
、コスト低減等に影響の大きいものでめ＾。
第１図は本発明の夾施世ｊである。第２図はバイアス抵
抗を付けた実地例である。第３図はｔ流制限用抵抗を付
けた実施例である。第４南は従来の低周波増幅回路の一
例である。 １・・・・・・増幅用インバータ ２・・・・・・Ｎ Ｐ Ｎ型トランジスタ尾動用ＰＭＯ
Ｓトランジスタ ６・・・・・・Ｐ Ｎ 、Ｐ型トランジスタ駆動用Ｎ
ＩＡ ＯＳ トランジスタ ４・・・・・・動作時ろるいは非動作時の制御遣号粉５
・・・・・・制＃（ｇｌ路 ６．７．３・・・・・・集積回路の入出力端子９・・・
・・・Ｐ１ｉＦｆｉバイポーラトランジスタ１０・・・
・・・Ｎ Ｐ Ｎ型バイポーラトランジスタ１１．１２
・・・・・・カップリングコンデンサ１３・・・・・・
スピーカ １４・・・・・・負帰還用抵抗１５・・
・・・・入力抵抗 １６・・・・・・入力信号線１
７・・・・・・プルダウントランジスタ１８・・・・・
・出力端子
抗を付けた実地例である。第３図はｔ流制限用抵抗を付
けた実施例である。第４南は従来の低周波増幅回路の一
例である。 １・・・・・・増幅用インバータ ２・・・・・・Ｎ Ｐ Ｎ型トランジスタ尾動用ＰＭＯ
Ｓトランジスタ ６・・・・・・Ｐ Ｎ 、Ｐ型トランジスタ駆動用Ｎ
ＩＡ ＯＳ トランジスタ ４・・・・・・動作時ろるいは非動作時の制御遣号粉５
・・・・・・制＃（ｇｌ路 ６．７．３・・・・・・集積回路の入出力端子９・・・
・・・Ｐ１ｉＦｆｉバイポーラトランジスタ１０・・・
・・・Ｎ Ｐ Ｎ型バイポーラトランジスタ１１．１２
・・・・・・カップリングコンデンサ１３・・・・・・
スピーカ １４・・・・・・負帰還用抵抗１５・・
・・・・入力抵抗 １６・・・・・・入力信号線１
７・・・・・・プルダウントランジスタ１８・・・・・
・出力端子
Claims (2)
- （１）１個のインバータの出力金弟１のエミッタ１妾岨
型バイポーラトランジスタのベースにＷｆｆｌＬ、第１
のトランジスタのコレクタ全前記第１のトランジスタと
は極性の異なる第２のエミッタ接地型バイポーラトラン
ジスタのベースに接伏し、第２のトラン２２、夕のコレ
クタと電源間にスピーカを接麻し、第２のトランジスタ
のコレクタから帰還抵抗ケ介して前記のインバータのゲ
ート端子に接Ｉ甑し、該ゲート端子を１ぎ号入力端とす
る欄成金肩する低周波増幅回路。 - （２）ｆｆ、１のトランジスタのコレクタと第２のトラ
ンジスタのエミッタとの間にバイープ゛ス用抵抗を接続
Ｉ７たこと全特徴とする特訂趙求範囲第１項に記載の低
周減増）１１ｊＫ ｂａ路。 （丁Ｉ） 電源とスピーカの間に電流制御混用抵抗全
挿入したことを特徴とする特許請求範囲第１項に記載の
低周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22959582A JPS59123302A (ja) | 1982-12-29 | 1982-12-29 | 低周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22959582A JPS59123302A (ja) | 1982-12-29 | 1982-12-29 | 低周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123302A true JPS59123302A (ja) | 1984-07-17 |
Family
ID=16894639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22959582A Pending JPS59123302A (ja) | 1982-12-29 | 1982-12-29 | 低周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123302A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044949B2 (en) * | 2005-05-02 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus for displaying images |
| US9341521B2 (en) | 2008-02-19 | 2016-05-17 | Epcos Ag | Composite material for temperature measurement, temperature sensor comprising the composite material, and method for producing the composite material and the temperature sensor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579509A (en) * | 1978-12-13 | 1980-06-16 | Fujitsu Ltd | Amplifier |
| JPS5689108A (en) * | 1979-12-21 | 1981-07-20 | Victor Co Of Japan Ltd | Bias setting circuit of push-pull amplifier |
-
1982
- 1982-12-29 JP JP22959582A patent/JPS59123302A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5579509A (en) * | 1978-12-13 | 1980-06-16 | Fujitsu Ltd | Amplifier |
| JPS5689108A (en) * | 1979-12-21 | 1981-07-20 | Victor Co Of Japan Ltd | Bias setting circuit of push-pull amplifier |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8044949B2 (en) * | 2005-05-02 | 2011-10-25 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic apparatus for displaying images |
| US9341521B2 (en) | 2008-02-19 | 2016-05-17 | Epcos Ag | Composite material for temperature measurement, temperature sensor comprising the composite material, and method for producing the composite material and the temperature sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5981113U (ja) | 出力電力制御回路 | |
| JPH04240787A (ja) | レーザ駆動装置及び光ディスク駆動装置 | |
| JPH06103837B2 (ja) | トライステ−ト形出力回路 | |
| JPS63240126A (ja) | ＢｉＭＯＳ論理回路 | |
| JPH07175535A (ja) | Ｆｅｔ増幅器用電源回路 | |
| JP2623934B2 (ja) | 電流検出回路 | |
| JPS61199323A (ja) | スイツチング装置 | |
| JPH02892B2 (ja) | ||
| JPS59123302A (ja) | 低周波増幅回路 | |
| JP2543248B2 (ja) | ＢｉＣＭＯＳフルスィング駆動回路 | |
| JPH0457241B2 (ja) | ||
| US6037839A (en) | BTL amplifying circuit | |
| JPH0526363B2 (ja) | ||
| JPH0241923Y2 (ja) | ||
| JPH02280412A (ja) | バイ・ｍｏｓ半導体集積回路 | |
| JPS62151022A (ja) | 論理回路 | |
| JP2535402Y2 (ja) | 電源リップルフィルター回路 | |
| JP3044257B2 (ja) | スイッチング素子の駆動装置 | |
| JPH0747745Y2 (ja) | ウィンド・コンパレータ | |
| JPH03220816A (ja) | Ｅｃｌ―ｔｔｌ変換回路 | |
| JP2000077955A (ja) | Ａｂ級増幅器 | |
| JPH0542486Y2 (ja) | ||
| JPS60106225A (ja) | スイツチング回路 | |
| JPH03207116A (ja) | プルアップまたはプルダウン回路付き電子回路 | |
| JPS62104311A (ja) | スイツチ回路 |