JPS59116788A - 映像信号制御装置 - Google Patents
映像信号制御装置Info
- Publication number
- JPS59116788A JPS59116788A JP57226145A JP22614582A JPS59116788A JP S59116788 A JPS59116788 A JP S59116788A JP 57226145 A JP57226145 A JP 57226145A JP 22614582 A JP22614582 A JP 22614582A JP S59116788 A JPS59116788 A JP S59116788A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dot
- register
- serial
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、映像信号制御装置に関し、ラスクスキャン
型ＣＲＴ等に文字１図形等を表示させる映像信号制御装
置を対象とする。
型ＣＲＴ等に文字１図形等を表示させる映像信号制御装
置を対象とする。
ラスクスキャン型ＣＲＴを用いた文字１図形表示装置に
おいては、映像メモリよりラスクスキャンタイミングに
同期させて順次読み出された映像データを映像直列信号
に変換して、その表示動作を行う。この場合、映像直列
信号を直接操作若しくは映像直列信号の変換タイミング
を操作することにより、ドツト単位での水平スクロール
を行うことができる。
おいては、映像メモリよりラスクスキャンタイミングに
同期させて順次読み出された映像データを映像直列信号
に変換して、その表示動作を行う。この場合、映像直列
信号を直接操作若しくは映像直列信号の変換タイミング
を操作することにより、ドツト単位での水平スクロール
を行うことができる。
第１図には、従来のドツト単位での水平スクロール制御
装置のブロック図が示されている。
装置のブロック図が示されている。
同図においては、ＣＲＴ表示装置として、一般的なラス
クスキャン型ＣＲＴ ［水平走査周波数１５．７５ＫＨ
ｚ （６３，５μｓ、うち表示期間を７５％とする）］
を用い、１文字のフォント７×９．１水平ドツト数８、
水平表示文字数１２０とする。即ち、１文字表示期間は
４００ｎｓとなり、１ドツト表示期間は５０ｎｓ、周波
数にして２０ＭＨｚとなる。
クスキャン型ＣＲＴ ［水平走査周波数１５．７５ＫＨ
ｚ （６３，５μｓ、うち表示期間を７５％とする）］
を用い、１文字のフォント７×９．１水平ドツト数８、
水平表示文字数１２０とする。即ち、１文字表示期間は
４００ｎｓとなり、１ドツト表示期間は５０ｎｓ、周波
数にして２０ＭＨｚとなる。
並列（パラレル）／直列（シリアル）変換器２０は、８
ビツト長のシフトレジスタで構成され、並列データ入力
、直列データ出力機能を備えるものである。映像メモリ
より読み出された表示データ１は、並列／直列変換器２
０の並列データ入力に供給され、ロードクロック信号２
の立ち下がりタイミングで上記変換器内に取り込まれる
。この表示データは、直ちにシフトクロック信号３によ
り、ドツトタイミングでシフトされ、直列データとして
直列／並列変換器２１の直列データ入力に供給される。
ビツト長のシフトレジスタで構成され、並列データ入力
、直列データ出力機能を備えるものである。映像メモリ
より読み出された表示データ１は、並列／直列変換器２
０の並列データ入力に供給され、ロードクロック信号２
の立ち下がりタイミングで上記変換器内に取り込まれる
。この表示データは、直ちにシフトクロック信号３によ
り、ドツトタイミングでシフトされ、直列データとして
直列／並列変換器２１の直列データ入力に供給される。
なお、この直列／並列変換器２１は、直列データ入力、
並列データ出力機能を備えた８ビツトのシフトレジスタ
でる。
並列データ出力機能を備えた８ビツトのシフトレジスタ
でる。
この直列／並列変換器２１に入力された直列データは、
並列出力端子ごとにあるドツトタイミング時間遅延され
て出力される。
並列出力端子ごとにあるドツトタイミング時間遅延され
て出力される。
第２図（Ａ）にその詳細な動作を説明する実行タイミン
グ図が示されている。また、第２図（Ｂ）には、その直
列／並列変換器の実行タイミング図が示されている。
グ図が示されている。また、第２図（Ｂ）には、その直
列／並列変換器の実行タイミング図が示されている。
これらのデータは、データ選択器２２のマルチプレクサ
に入力され、必要なドツトシフト量をもったデータ信号
が選択される。この選択には、ドツトシフト制御信号４
が用いられ、この信号４は図示しないＣＰＵ （マイク
ロプロセッサ）から直接又はＣＲＴ制御装置から与えら
れる。
に入力され、必要なドツトシフト量をもったデータ信号
が選択される。この選択には、ドツトシフト制御信号４
が用いられ、この信号４は図示しないＣＰＵ （マイク
ロプロセッサ）から直接又はＣＲＴ制御装置から与えら
れる。
このようにして選択された直列映像信号は、ＣＲＴ制御
装置から出力される表示タイミング信号３１とともにア
ンドゲート回路に入力されて、その出力３０がＣＲＴ装
置に伝えられる。これにより、ＣＲＴ表示装置上におい
て、ドツト単位での水平スクロールを実現することがで
きる。
装置から出力される表示タイミング信号３１とともにア
ンドゲート回路に入力されて、その出力３０がＣＲＴ装
置に伝えられる。これにより、ＣＲＴ表示装置上におい
て、ドツト単位での水平スクロールを実現することがで
きる。
第３図（Ａ）には、通常表示の一例が示され、第３図（
Ｂ）には、それをドツト単位で水平スクロールを行った
場合の表示例が示されている。
Ｂ）には、それをドツト単位で水平スクロールを行った
場合の表示例が示されている。
この従来技術では、映像メモリから読み出された表示デ
ータは、並列／直列変換器２０により直列映像信号に変
換される。したがって、以後の変換器等では、上記直列
映像信号を直接取扱わなければならないという欠点があ
る。上記従来例では、一般的なＣＲＴを用いた場合を示
しているが、その場合でも直列映像信号は、２０ＭＨｚ
と高速になるため、これらの装置を構成する各回路素子
の伝播遅延時間のロフトバラツキ等の問題も加わり、タ
イミング的に表示動作を高速化しにくいとう問題がある
。
ータは、並列／直列変換器２０により直列映像信号に変
換される。したがって、以後の変換器等では、上記直列
映像信号を直接取扱わなければならないという欠点があ
る。上記従来例では、一般的なＣＲＴを用いた場合を示
しているが、その場合でも直列映像信号は、２０ＭＨｚ
と高速になるため、これらの装置を構成する各回路素子
の伝播遅延時間のロフトバラツキ等の問題も加わり、タ
イミング的に表示動作を高速化しにくいとう問題がある
。
そこで、本願発明者は、ドツト単位の水平スクロールを
行う際、直列映像信号を直接扱うのではなく、映像メモ
リから読み出された表示データを編集することにより、
ドツト単位の水平スクロールを行うことを考えた。
行う際、直列映像信号を直接扱うのではなく、映像メモ
リから読み出された表示データを編集することにより、
ドツト単位の水平スクロールを行うことを考えた。
この発明の目的は、高速表示動作への対応を容易に実現
することのできる映像信号制御装置を提供することにあ
る。
することのできる映像信号制御装置を提供することにあ
る。
この発明の他の目的は、以下の説明及び図面から明らか
になるであろう。
になるであろう。
以下、この発明を実施例とともに詳細に説明する。
第４図には、この発明の一実施例のブロック図が示され
ている。
ている。
同図において、第１図と共通の符号で示した回路ブロッ
ク及び信号は、同一のものである。また、ＣＲＴ装置も
上記一般的なものを用いる。
ク及び信号は、同一のものである。また、ＣＲＴ装置も
上記一般的なものを用いる。
第１のデータレジスタ２３は、１文字分の表示データを
記憶するレジスタであり、映像メモリからの表示データ
１が入力される。また、第２のデータレジスタ２４も同
様なレジスタであるが、このデータレジスタ２４が記憶
する情報は、上記第１のデータレジスタ２３が１表示文
字時間前に記憶していた表示データである。すなわち、
第１のデータレジスタ２３がＭ＋１アドレス目のデータ
を記憶している場合、第２のデータレジスタ２４は、Ｍ
アドレス目のデータを記憶している。
記憶するレジスタであり、映像メモリからの表示データ
１が入力される。また、第２のデータレジスタ２４も同
様なレジスタであるが、このデータレジスタ２４が記憶
する情報は、上記第１のデータレジスタ２３が１表示文
字時間前に記憶していた表示データである。すなわち、
第１のデータレジスタ２３がＭ＋１アドレス目のデータ
を記憶している場合、第２のデータレジスタ２４は、Ｍ
アドレス目のデータを記憶している。
なお、上記データレジスタ２３．２４のデータ記憶のタ
イミングは、前記第１図と同様なロードクロック信号２
により行われる。
イミングは、前記第１図と同様なロードクロック信号２
により行われる。
これら２つのデータレジスタ２３．２４に記憶された表
示データは、データ合成選択器２５に入力される。この
データ合成選択器２５は、２つの並列入力を備え、これ
より入力されたデータを内部的に連結合成する。例えば
、１表示文字データ長が８ビツトならば、連結されたデ
ータ長は１６ピントとなり、データレジスタ２４の内容
、データレジスタ２３の内容というように続くデータス
トリングを構成する。
示データは、データ合成選択器２５に入力される。この
データ合成選択器２５は、２つの並列入力を備え、これ
より入力されたデータを内部的に連結合成する。例えば
、１表示文字データ長が８ビツトならば、連結されたデ
ータ長は１６ピントとなり、データレジスタ２４の内容
、データレジスタ２３の内容というように続くデータス
トリングを構成する。
このように合成されたデータは、第１図におけるのと同
様に与えられるドツトシフト制御信号４により、任意の
ドツト位置から１表示文字データに切出される。上記デ
ータ合成選択器２５を実現する一例としては、データマ
ルチプレクサ又はバレルシフタ（Ｂ ａｒｒｅｌ Ｓ旧
ｆｔｅｒ）が一般的に考えられる。特にバレルシフタは
、半導体集積回路の高集積化、高速化に有効である。
様に与えられるドツトシフト制御信号４により、任意の
ドツト位置から１表示文字データに切出される。上記デ
ータ合成選択器２５を実現する一例としては、データマ
ルチプレクサ又はバレルシフタ（Ｂ ａｒｒｅｌ Ｓ旧
ｆｔｅｒ）が一般的に考えられる。特にバレルシフタは
、半導体集積回路の高集積化、高速化に有効である。
上記データ合成選択器２５から出力された並列データは
、並列／直列変換器２ｏに入力され、シフトクロック信
号３により順次直列データに変換されてＣＲＴ表示装置
に伝えられる。
、並列／直列変換器２ｏに入力され、シフトクロック信
号３により順次直列データに変換されてＣＲＴ表示装置
に伝えられる。
第３図（Ａ）及び（Ｂ）は、その表示動作の一例が示さ
れている。また、第５図には、上記の動作を行うタイミ
ング図が示されている。
れている。また、第５図には、上記の動作を行うタイミ
ング図が示されている。
この実施例では、上記のように表示データの処理に対し
て、その取り扱うデータ形式を出来る限り並列形とした
点にその特徴を有する。これにより、取り扱うデータの
速度は、従来の直列形に対して１文字表示データ長の逆
数、すなわち８ビツト長ならば１／８まで低速化できる
。したがって、処理する表示データが低速化されるから
処理回路の設計が容易となる。また、将来においてより
高速化、データ長の増加等が行われても、容易に、かつ
柔軟にその対応が可能である。
て、その取り扱うデータ形式を出来る限り並列形とした
点にその特徴を有する。これにより、取り扱うデータの
速度は、従来の直列形に対して１文字表示データ長の逆
数、すなわち８ビツト長ならば１／８まで低速化できる
。したがって、処理する表示データが低速化されるから
処理回路の設計が容易となる。また、将来においてより
高速化、データ長の増加等が行われても、容易に、かつ
柔軟にその対応が可能である。
第１図は、従来技術の一例を示すブロック図、第２図（
Ａ）は、その実行タイミング図、第２図（Ｉ３）は、そ
の直列／並列変換器の実行タイミング図、 第３図（Ａ）及び（Ｂ）は、ドツト単位水平スクロール
の表示例を説明するためのドツト構成図、第４図は、こ
の発明の一実施例を示すブロック図、 第５図は、その実行タイミング図である。 １・・映像信号、２・・ロードクロック信号、３・・シ
フトクロック信号、４・・ドツトシフト制御信号、１０
・・シフトクロックタイミング調整回路、１１・・ロー
ドクロックタイミング調整回路、２０・・並列／直列変
換器、２１・・直列／並列変換器、２２・・データ選択
器、２３・・第１のデータレジスタ、２４・・第２のデ
ータレジスタ、２５・・データ合成選択器、３０・・映
像直列信号、３１・・表示タイミング信号（ＤＩＳＰＴ
ＭＧ） ５６ 第 １ 図 ＥＶＬ７°″７田上」田］丁−Ｎ二］二］−工■二Ｖ二
ニニ二１ゴ廿「品。 一μｍ−トゲＡ−−−−４−−ｌイ４＋７−→−−−−
Ｎ４ず２−一一←−□□□□□へイＡｔＪ）′じ７ト０
０／ ２３４ｆ６７０ ／ ２３４５６ ７０／
２３４ｆ６７０／ ２３４ヒ−−−−／−ｆＡ
＋−１ヅＡイ／−、−一手−−、−ＨＡｔ２−−→−
ト、ＪＳ”７）−’ Ｏ／ ２３４ｊｆ
６７０／ ２．３ヂ Ｓ ６ ７０ ／ ２３
４６’６ ７０／第 ２ 図 （Ｂ） 三７と７つ・ソ７ Ｈ□−／’Ｌ４−□−＋−−ｊ４．４ ＋ ／ −−
一←−μ、１３． ＋Ｚ、、−、−−Ａト、じ２）２
ＸへＯ／２３４５５ り０ｊ２３ジ５６７０！ ２３４
５６７０（ＯＣ） 第 ３ 図 （Ａ） ド擢、ｆｃｑｏ′２バ簀７０ ／ ２３４５５７０ ／
２３７） ７ｏ、７５７ＪＩｌｌ −−−Ｈ−■７丁−
Ｊ］Ｊｕ”’：１９ａ
＋−−ＨＡ −−−→−一 ＨＡＤ／ −→−−
ｔ４Ａｔ２−ｑｄｊ坏 ０ ／２Ｊ４
Ｓ６７０ ／ ２３４５６７０ ／２３４ｒ）ｒ’５Ｐ
ＴＮｃ
Ａ）は、その実行タイミング図、第２図（Ｉ３）は、そ
の直列／並列変換器の実行タイミング図、 第３図（Ａ）及び（Ｂ）は、ドツト単位水平スクロール
の表示例を説明するためのドツト構成図、第４図は、こ
の発明の一実施例を示すブロック図、 第５図は、その実行タイミング図である。 １・・映像信号、２・・ロードクロック信号、３・・シ
フトクロック信号、４・・ドツトシフト制御信号、１０
・・シフトクロックタイミング調整回路、１１・・ロー
ドクロックタイミング調整回路、２０・・並列／直列変
換器、２１・・直列／並列変換器、２２・・データ選択
器、２３・・第１のデータレジスタ、２４・・第２のデ
ータレジスタ、２５・・データ合成選択器、３０・・映
像直列信号、３１・・表示タイミング信号（ＤＩＳＰＴ
ＭＧ） ５６ 第 １ 図 ＥＶＬ７°″７田上」田］丁−Ｎ二］二］−工■二Ｖ二
ニニ二１ゴ廿「品。 一μｍ−トゲＡ−−−−４−−ｌイ４＋７−→−−−−
Ｎ４ず２−一一←−□□□□□へイＡｔＪ）′じ７ト０
０／ ２３４ｆ６７０ ／ ２３４５６ ７０／
２３４ｆ６７０／ ２３４ヒ−−−−／−ｆＡ
＋−１ヅＡイ／−、−一手−−、−ＨＡｔ２−−→−
ト、ＪＳ”７）−’ Ｏ／ ２３４ｊｆ
６７０／ ２．３ヂ Ｓ ６ ７０ ／ ２３
４６’６ ７０／第 ２ 図 （Ｂ） 三７と７つ・ソ７ Ｈ□−／’Ｌ４−□−＋−−ｊ４．４ ＋ ／ −−
一←−μ、１３． ＋Ｚ、、−、−−Ａト、じ２）２
ＸへＯ／２３４５５ り０ｊ２３ジ５６７０！ ２３４
５６７０（ＯＣ） 第 ３ 図 （Ａ） ド擢、ｆｃｑｏ′２バ簀７０ ／ ２３４５５７０ ／
２３７） ７ｏ、７５７ＪＩｌｌ −−−Ｈ−■７丁−
Ｊ］Ｊｕ”’：１９ａ
＋−−ＨＡ −−−→−一 ＨＡＤ／ −→−−
ｔ４Ａｔ２−ｑｄｊ坏 ０ ／２Ｊ４
Ｓ６７０ ／ ２３４５６７０ ／２３４ｒ）ｒ’５Ｐ
ＴＮｃ
Claims (1)
- １、映像データを記憶する映像メモリのアドレスを順次
変化させ、読み出した映像データを表示装置に表示させ
る映像制御装置において、１文字表示分の映像データを
記憶する第１のレジスタと、このレジスタの内容を１文
字表示時間遅れて記憶する第２のレジスタと、上記第１
及び第２のレジスタの内容を合成し、この合成されたデ
ータストリングを任意の位置から切出しするデータ合成
選択器と、上記データ合成選択器により出力される並列
データを直列データに変換する変換器とを設け、水平ド
ツトシフト量を制御し、水平方向へのドツト単位でのス
クロールを行うようにしたことを特徴とする映像信号制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226145A JPS59116788A (ja) | 1982-12-24 | 1982-12-24 | 映像信号制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57226145A JPS59116788A (ja) | 1982-12-24 | 1982-12-24 | 映像信号制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59116788A true JPS59116788A (ja) | 1984-07-05 |
Family
ID=16840558
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57226145A Pending JPS59116788A (ja) | 1982-12-24 | 1982-12-24 | 映像信号制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59116788A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159391A (ja) * | 1984-08-30 | 1986-03-26 | 日本電気ホームエレクトロニクス株式会社 | 静止画移動回路 |
| JPS62296191A (ja) * | 1986-06-16 | 1987-12-23 | 富士ゼロックス株式会社 | デイスプレイ装置のスクロ−ル制御装置 |
-
1982
- 1982-12-24 JP JP57226145A patent/JPS59116788A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6159391A (ja) * | 1984-08-30 | 1986-03-26 | 日本電気ホームエレクトロニクス株式会社 | 静止画移動回路 |
| JPS62296191A (ja) * | 1986-06-16 | 1987-12-23 | 富士ゼロックス株式会社 | デイスプレイ装置のスクロ−ル制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2134447C1 (ru) | Устройство пересылки данных и видеоигровое устройство, в котором оно используется | |
| JPS59116788A (ja) | 映像信号制御装置 | |
| JPS638488B2 (ja) | ||
| JPS62194284A (ja) | 表示アドレス制御装置 | |
| JPS58159578A (ja) | 表示装置 | |
| JPS6333712B2 (ja) | ||
| JP2920919B2 (ja) | インターフェイス装置 | |
| US4707690A (en) | Video display control method and apparatus having video data storage | |
| JP2002229554A (ja) | 画像処理装置 | |
| JPS6330634B2 (ja) | ||
| JP2856037B2 (ja) | メモリコントローラ | |
| KR930000996B1 (ko) | 그래픽 콘트롤러 | |
| JPS63131176A (ja) | 画像表示装置 | |
| JPH11272549A (ja) | Ｌｃｄ表示回路 | |
| JPS603198B2 (ja) | 並列同期型タイミング発生装置 | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JPH0571113B2 (ja) | ||
| KR940003625B1 (ko) | 퍼스널 컴퓨터의 수평, 수직 2배 표시 회로 | |
| JPS6237263Y2 (ja) | ||
| JP3226939B2 (ja) | 画像表示装置 | |
| JP2918885B2 (ja) | 表示制御装置 | |
| KR950005801B1 (ko) | 그래픽 시스템의 영상데이타 전송 회로 | |
| JPS61162084A (ja) | パタ−ン表示装置 | |
| JPS5915981A (ja) | Ｃｒｔデイスプレイの表示制御方式 | |
| JPS60230691A (ja) | Ｃｒｔデイスプレイ装置 |