KR950005801B1

KR950005801B1 - 그래픽 시스템의 영상데이타 전송 회로

Info

Publication number: KR950005801B1
Application number: KR1019920025461A
Authority: KR
Inventors: 배종곤
Original assignee: 금성일렉트론주식회사; 문정환
Priority date: 1992-12-24
Filing date: 1992-12-24
Publication date: 1995-05-31
Also published as: KR940015754A

Abstract

내용 없음.

Description

그래픽 시스템의 영상데이타 전송 회로

제1도는 비트블럭 전송상태를 보인 설명도.

제2도는 종래 그래픽 시스템의 영상 데이타 전송 회로도.

제3도는 제2도에 있어서, 각부의 파형도.

제4도는 제2도에 있어서, 레지스터의 상태도.

제5도는 본 발명 그래픽 시스템의 영상데이타 전송 회로도.

제6도는 제5도에 있어서, 데이타 처리부의 상세 블럭도.

제7도는 제6도에 있어서, 멀티 플렉서의 상태도.

제8도는 제5도에 있어서, 영상데이타 전송시 신호 흐름도.

* 도면의 주요부분에 대한 부호의 설명

1∼4, 6, 11∼13, 15 : 레지스터 5 : 오아게이트

7 : 시프트값 입력부 8 : 카운터

14 : 데이타 처리부

본 발명은 데이타 처리장치에 관한 것으로 특히, 그래픽 데이타 처리가 많은 컴퓨터 시스템에서 그레픽처리 기능의 하나인 비트 블럭 전송(Bit Block Transfer) 기능의 처리속도를 고속으로 하여 전체 이미지 정보 처리기능을 향상시키는 그래픽 시스템의 영상데이타 전송회로에 관한 것이다.

제2도는 종래 그래픽 시스템의 영상데이타 전송회로도로서 이에 도시된 바와같이, 어드레스(Addr＜N＞), (Addr＜N+1＞)를 저장하여 시프트시키는 레지스터(1), (3)와, 이 레지스터(1), (3)의 시프트 데이타를 각기 저장하는 레지스터(2), (4)와, 이 레지스터(2), (4)의 데이타를 비트별로 오아링하여 레지스터(6)에 저장하는 오아게이트(5)와, 상기 레지스터(1), (3)의 시프트값을 저장하는 시프트값 저장부(7)와, 시프트클럭(CK)에 따라 상기 시프트값 저장부(7)의 출력을 계수하여 상기 레지스터(1) (3)에 클럭(out)을 출력하는 카운터(8)로 구성된 것으로, 이와같은 종래 회로의 동작과정을 제1도 비트블럭 전송상태를 보인 설명도, 제3도 각부의 파형도 및 제4도 레지스터의 상태도를 참조하여 설명하면 다음과 같다.

영상의 영역(a)에서 어드레서(Addr＜N＞), (Addr＜N+1＞)중 부분 데이타(N_A), (N_B)를 추출하여 8비트의 영상데이타를 형성한후 영역(b)에 전송하는 비트블럭전송(Bit BLT : Bit Block Transfer)방식은 중앙처리장치(cpu)가 256×4인 메모리를 이용하여 한 어드레스에 해당하는 8비트의 데이타를 처리하도록 되어있다.

즉, 중앙처리장치(cpu)가 어드레스(Addr＜N＞) (Addr＜N+1＞)의 데이타를 읽어 레지스터 (1), (3)에 저장하고 각 레지스터(1), (3)의 시프트값을 시프트값 입력부(7)에 저장하면 카운터(8)는 제3도 (a), (b)에 도시한 바와같은 시프트클럭(CK)과 로드신호(load)에 따라 상기 시프트값 입력부(7)의 시프트값을 계수하여 상기 레지스터(1), (3)에 순차적으로 제3도(c)에 도시한 바와같은 클럭(out)을 출력하게 된다.

이에따라, 레지스터(1)의 시프트값을 "5", 레지스터(3)의 시프트값을 "3"이라 가정하면 상기 레지스터(1), (3)는 제4도에 도시한 바와같이 저장데이타를 시프트시켜 레지스터(2), (4)에 저장하고 상기 레기스터(2), (4)의 저장데이타를 오아게이트(5)에서 비트별로 오아링되어 레지스터(6)에 저장된 후 영상영역(E)의 어드레스에 기록된다.

그러나, 이와같은 종래 회로는 비트블럭전송(Bit BLT)방식에 의해 서로 다른 영역의 데이타를 이동시킬때 두 영역의 바이트 단위가 일치하지 않으면 한 어드레스의 해당 데이타를 시프트하여 필요한 데이타를 추출한후 오아링함으로 전송과정이 복잡하여 처리속도 및 효율이 저하되는 문제점이 있었다.

본 발명은 이러한 종래의 문제점을 해결하기 위하여 시프트 클럭이 없는 시프트값을 이용하여 연속된 데이타를 한번에 원하는 값만큼 시프트시킨후 전송하려는 영역의 해당 어드레스에 저장함으로써 시스템의 처리속도 및 효율을 향상시키는 그래픽 시스템의 영상데이타 전송회로를 창안한 것으로, 이를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.

제5도는 본 발명 그래픽 시스템의 영상데이타 전송회로도로서 이에 도시한 바와같이, 입력단(In)을 로드신호(load)가 접속된 레지스터(11), (13)에 접속하고 상기 레지스터(11)를 로드신호(1oad)가 접속된 레지스터(12)에 접속하며 상기 레지스터(12), (13)가 접속된 데이타 처리부(14)에 시프트값(SV)을 접속함과 아울러 로드신호(1oad)가 접속된 레지수터(15)를 접속하여 구성한 것으로, 상기 데이타 처리부(14)는 제6도에 도시한 바와같이 레지스터(16), (17)의 출력이 14개로 구성된 2×1 멀티플렉서(row1)에 접속하고 그 밀티플렉서(row1)는 12개로 구성된 2×1 멀티플렉서(row2)에 접속하며 이 멀티플렉서(row2)는 8개로 구성된 2×1 멀티플렉서(row3)에 접속하여 구성한다.

상기 멀티플렉서(row1∼row3) 각각은제7도의 상태도에 따라 동작한다.

이와같이 구성한 본 발명 그래픽 시스템의 영상데이타 전송회로의 작용효과를 제7도 멀티플렉서의 상태도 및 제8도 영상데이타 전송시 신호 흐름도를 참조하여 상세히 설명하면 다음과 같다.

어드레스(Addr＜N＞)의 영상데이타가 레지스터(11)에 저장되어 레지스터(12)에 전송될때 어드레스(Addr＜N+l＞)의 영상데이타는 상기 레지스터(11)에 저장됨과 아울러 레지스터(13)에 저장되고 로드신호(load)에 의해 상기 레지스터(12), (13)는 저장데이타를 데이타 처리부(14)에 출력하게 된다.

이때, 레지스터(12), (13)의 저장데이타를 입력받은 데이타 처리부(14)가 레지스터(16), (17)에 저장하면 시프트값(SV)에 의해 데이타를 시프트시켜 전송영역의 영상데이타를 출력하는데 상기 시프트값(SV)은 왼쪽으로 시프트하고자 하는 값이 입력된다.

즉, 시프트값(SV)의 3비트중 첫번째 하위비트는 2×1 멀티플렉서(row1)의 선택신호(S₁)가 되고 가운데 비트는 2×1 멀티플렉서(row2)의 선택신호(S₂)가 되어 상위배트는 2×1 멀티플렉서(row3)의 선택신호(S₃)가 되어 데이타처리부(14)의 입력데이타를 시프트시켜 전송영역의 데이타를 형성한다.

이에따라, 데이타처리부(14)는 선택신호(S₁)에 의해 14개인 2×l 멀티플렉서(row1)가 레지스터(16), (17)의 저장데이타를 선택하는데 상기 선택신호(S₁)가 저전위이면 저장데이타(A₁∼A₁₄)를 선택하고 고전위이면 데이타를 왼쪽으로 1비트 시프트시킨 저장데이타(A₂∼A₁₅)를 선택하여 12개인 2×1 밀티플렉서(row2)에 출력하게 된다.

이때, 2×1 멀티플랙서 (row2)는 선택신호(S₂)가 저전위이면 2×1 멀티플렉서(row1)의 출력(B₁∼B₁₂)을 선택하고 고전위이면 데이타를 왼쪽으로 2비트 시프트시킨 출력(B₃∼B₁₄)을 선택하여 8개인 2×1 멀티플렉서(row3)에 출력하게 된다.

그리고, 2×1 멀티플렉서(row3)는 선택신호(S₃)가 저전위이면 2×1 멀티플렉서(row2)의 출력 (C₁∼C₈)을 선택하고 고전위이면 데이타를 왼쪽으로 4비트 시프트시킨 출력(C₅∼C_l2)을 선택하게 됨으로 데이타 처리부(14)는 8비트의 영상네이타(D₁∼D₈)를 레지스터(5)에 출력하여 전송영역의 어드레스(Addr＜NI＞)에 기록하게 된다.

이러한 동작은 제8도의 신호흐름도에 따라 수행되며 이 동작의 반복에 따라 복수개의 데이타를 블럭 전송시키게 된다.

상기에서 상세히 설명한 바와같이 본 발명 그래픽 시스템의 영상데이타 전송회로는 소프트웨어 및 레지스터를 이용하여 전송여역의 데이타를 형성함으로 비트블럭 전송시 처리시간이 크게 향상되고 시스템의 효율이 증가하여 윈도우 기능이나 그래픽 모드시 성능을 향상시킬 수 있으며 멀티플렉서의 수를 증가시킴에 따라 큰 크기의 데이타를 처리할 수 있는 효과가 있다.

Claims

로드신호(load)에 따라 어드레스(Addr＜N＞)의 데이타를 저장하여 레지스터(12)에 출력하는 레지스터(11)와, 로드신호(load)에 따라 어드레스(Addr＜N+1＞)의 데이타를 저장하는 레지스터(13)와, 상기 레지스터(12) (13)의 데이타를 입력받아 선택신호(SV)에 따라 시프트시켜 영상데이타(D₁~D₈)를 형성하고, 레지스터(15)에 저장하는 데이타 처리부(14)로 구성한 것을 특징으로 하느 그래픽 시스템의 영상데이타 전송 회로.
제1항에 있어서, 데이타 처리부(14)는 어드레스(Addr＜N＞) (Addr＜N+1＞)의 데이타를 저장하는레지스터(16) (17)와, 선택신호(S₁)에 따라 상기 레지스터(16) (17)의 출력(A₁∼A₁₅)을 선택하는 14개인 2×1 멀티플렉서(row1)와, 선택신호(S₂)에 따라 상기 멀티플렉서(row1)의 출력(B₁∼B₁₄)을 선택하는 12개인 2×1 멀티플렉서(row2)와, 선택신호(S₃)에 따라 상기 멀티플렉서(row2)의 출력(C₁∼C₁₂)을 선택하여 8비트인 영상데이타(D₁∼D₈)를 출력하는 8개인 2×1 멀티플렉서(row3)로 구성한 것을 특징으로 하는 그래픽시스템의 영상데이타 전송회로.