JPS5895713A - 液晶表示素子の製造方法 - Google Patents
液晶表示素子の製造方法Info
- Publication number
- JPS5895713A JPS5895713A JP19362481A JP19362481A JPS5895713A JP S5895713 A JPS5895713 A JP S5895713A JP 19362481 A JP19362481 A JP 19362481A JP 19362481 A JP19362481 A JP 19362481A JP S5895713 A JPS5895713 A JP S5895713A
- Authority
- JP
- Japan
- Prior art keywords
- electrode substrate
- liquid crystal
- crystal display
- lot
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/133351—Manufacturing of individual cells out of a plurality of cells, e.g. by dicing
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複層形液晶表示素子の製造方法に関す不もので
あり、更に詳しくは多数個同時に製造する製造方法に関
する。
あり、更に詳しくは多数個同時に製造する製造方法に関
する。
第１図は複層形液晶表示素子の一例を示す断面図であり
、（１）はＦ（前面）電極基板、（２）はＩＩ（中間）
電極基板、（３）はＲ（裏面）電極基板であり、同面に
電極が形成されたＭ電極基板（２）をはさんで、Ｆ電極
基板（１）とＲ電ｋｍ板（８）を所定の間隔でシール材
（４）により封着一体化し、それぞれの間隙に液晶（５
）を注入封止した構成になっている。
、（１）はＦ（前面）電極基板、（２）はＩＩ（中間）
電極基板、（３）はＲ（裏面）電極基板であり、同面に
電極が形成されたＭ電極基板（２）をはさんで、Ｆ電極
基板（１）とＲ電ｋｍ板（８）を所定の間隔でシール材
（４）により封着一体化し、それぞれの間隙に液晶（５
）を注入封止した構成になっている。
゛従来の複層形液晶表示素子の製造方法は、Ｍ電極基板
の切断分離が難しいため１個づつ組立てるか、第２図に
示すように多数電極ノくターンを有するＭ電極基板（２
）をはさんで、多数電析ノ；ターンを有するＦ電極基板
（１）とＲ電析基板（８）をシール材（４）により封着
一体化し、それぞれの間隙に液晶（６）を注入封止した
後、ａの箇所で個々に切断分離し、次いです、ｃに切線
を入れ折る事により第１図のような複層形液晶表示素子
が得られる。
の切断分離が難しいため１個づつ組立てるか、第２図に
示すように多数電極ノくターンを有するＭ電極基板（２
）をはさんで、多数電析ノ；ターンを有するＦ電極基板
（１）とＲ電析基板（８）をシール材（４）により封着
一体化し、それぞれの間隙に液晶（６）を注入封止した
後、ａの箇所で個々に切断分離し、次いです、ｃに切線
を入れ折る事により第１図のような複層形液晶表示素子
が得られる。
しかるに従来の製造方法において、前者Ｖｉ１個づつ組
立てるため生産性が悪く、後者の方法はスライサーとス
クライプを併用するため工程が複雑となり生産性低下を
まねくばかりでなく、ｂ、ｃの箇所に切線を入れ折ると
き、折り代が短かいので折り不良が多発しか留を下げる
等の問題がある。
立てるため生産性が悪く、後者の方法はスライサーとス
クライプを併用するため工程が複雑となり生産性低下を
まねくばかりでなく、ｂ、ｃの箇所に切線を入れ折ると
き、折り代が短かいので折り不良が多発しか留を下げる
等の問題がある。
かかる問題に鑑み本発明者等は、先にＭ電極基板構体に
予め切線を入れてから、多数個構体を形成するオールヌ
クライブ方式の製造方法を提案した。この提案の方法は
生産性及び歩留向上に効果があるが、多数個取りのマル
チ度を上げた場合、次の様な新たＡ問題が発生した。
予め切線を入れてから、多数個構体を形成するオールヌ
クライブ方式の製造方法を提案した。この提案の方法は
生産性及び歩留向上に効果があるが、多数個取りのマル
チ度を上げた場合、次の様な新たＡ問題が発生した。
即ち、第３図の様にＭ！極板構体にＸ方向（ｘ、−ｘ・
）及びＹ方向（７＋ ＋ ７２ ）にスクライプで切線
を入れると、Ｘとｙの切線の交点でカレントが発生し、
Ｆ電極基板構体及びＲ電極基板構体と組合ぜてセル化し
たとき、前記カーレットが異物不良となるという問題が
発生した。
）及びＹ方向（７＋ ＋ ７２ ）にスクライプで切線
を入れると、Ｘとｙの切線の交点でカレントが発生し、
Ｆ電極基板構体及びＲ電極基板構体と組合ぜてセル化し
たとき、前記カーレットが異物不良となるという問題が
発生した。
そこで本発明者は更に検討を重ねた結果、本発明に到達
したもので、ＭＥ極基板病体の一面に一方向に切線を入
れ、この基板構体を反転して他面に前記切線の方向とは
異なる方向に切線を入れ、この切線を入れたＭ％： ＆
Ｍ ４ｔｙ構体を、多数パターンを有するＦ電＆基板
構体とＲ電極基板構体との対応箇所にはさみ封着一体化
し、多数個空セル構体とし、この空セル構体に液晶を注
入封止した後、Ｆ電極基板構体とＲ電包基ｋｍ体に切線
を入れ折ることを％″徴とする。
したもので、ＭＥ極基板病体の一面に一方向に切線を入
れ、この基板構体を反転して他面に前記切線の方向とは
異なる方向に切線を入れ、この切線を入れたＭ％： ＆
Ｍ ４ｔｙ構体を、多数パターンを有するＦ電＆基板
構体とＲ電極基板構体との対応箇所にはさみ封着一体化
し、多数個空セル構体とし、この空セル構体に液晶を注
入封止した後、Ｆ電極基板構体とＲ電包基ｋｍ体に切線
を入れ折ることを％″徴とする。
本発明を第３図、第４図及び紀５図を用いて更に詳しく
説明する。
説明する。
第３図は、本発明に係るＭ’に極基板構体（２）の切線
の入れ方の一例であり、両面に多１１回パターンを構成
し、配向処理を施した後、一方の面にスクライプにより
ｘ、−ｘ６の切線を入れ、反転して他方の面に７１．
Ｖｔの切線を入れたものである。この様に前処理をした
Ｍ電極基板構体（２）を第４図の様に、配向処理を施し
たＦ電極基板構体（１）及びＲ電極基板構体（８）の所
定の箇所にシール材（４）を介してはさみ加熱圧着して
、多数個空セル構体を形成する。しかる後、Ｆ電極基板
構体（１）及びＲ電極基枡構体（８）の所定の箇所ｄ及
びθにスクライプにより切線を入れ折ることにより、Ｍ
Ｚ極基板構体伐）は７＋ ｖ ７ｔで分離され、スティ
ック状の多数個空セル構体が得られる。次いで、このス
ティック状の多数個空セル構体のシール部に設けられた
注入孔より多数個同時に液晶（６）を注入し、注入孔を
封止して多数個構体とする。しかる後、Ｆ電極基板構体
（１）及びＲ電極基板構体（８）の所定の箇ＰＪ′ｒｆ
及びｇにスクライプにより切線を入れて折り、Ｍ電極基
板模体Ｘ、〜Ｘ、で分離することにより個々の液晶表示
素子を得る。
の入れ方の一例であり、両面に多１１回パターンを構成
し、配向処理を施した後、一方の面にスクライプにより
ｘ、−ｘ６の切線を入れ、反転して他方の面に７１．
Ｖｔの切線を入れたものである。この様に前処理をした
Ｍ電極基板構体（２）を第４図の様に、配向処理を施し
たＦ電極基板構体（１）及びＲ電極基板構体（８）の所
定の箇所にシール材（４）を介してはさみ加熱圧着して
、多数個空セル構体を形成する。しかる後、Ｆ電極基板
構体（１）及びＲ電極基枡構体（８）の所定の箇所ｄ及
びθにスクライプにより切線を入れ折ることにより、Ｍ
Ｚ極基板構体伐）は７＋ ｖ ７ｔで分離され、スティ
ック状の多数個空セル構体が得られる。次いで、このス
ティック状の多数個空セル構体のシール部に設けられた
注入孔より多数個同時に液晶（６）を注入し、注入孔を
封止して多数個構体とする。しかる後、Ｆ電極基板構体
（１）及びＲ電極基板構体（８）の所定の箇ＰＪ′ｒｆ
及びｇにスクライプにより切線を入れて折り、Ｍ電極基
板模体Ｘ、〜Ｘ、で分離することにより個々の液晶表示
素子を得る。
本発明の上記実施例においては、先に７ｓ ＊ ７ｔで
分離してスティック状で液晶を注入封止してから個々の
液晶表示素子に分離する例について説明したが、先にｙ
、のみ分離して残りの空セル構体に左右から液晶を注入
封止してからｙ。
分離してスティック状で液晶を注入封止してから個々の
液晶表示素子に分離する例について説明したが、先にｙ
、のみ分離して残りの空セル構体に左右から液晶を注入
封止してからｙ。
で分離してもよいし、ｙ□ｗｅｔ及びｘ１〜ｘ６を空セ
ルで個々に分離して、後から液晶を注入封止してもよい
。
ルで個々に分離して、後から液晶を注入封止してもよい
。
以上説明したように、本発明によればＭ電極基板構体の
両面に予め切線を入れる技術思想を採用したため、複数
列、複数行の空セル構体を同時に歩留を低下させること
なく形成でき、極めて生産性の向上を計る事ができた。
両面に予め切線を入れる技術思想を採用したため、複数
列、複数行の空セル構体を同時に歩留を低下させること
なく形成でき、極めて生産性の向上を計る事ができた。
第１図は複層形液晶表示素子の断面図、第２図は従来の
製法を説明するための液晶表示素子構体の断面図、第３
図は実施例に係るＭ電極基板構体の平面図、第４図及び
第５図は実施例に係る液晶表示素子構体の断面図である
。 １・・・Ｆ電極基板、２・・・Ｍ電極基板、３・・・Ｒ
電極基板、４・・・シール材、５・・・液晶Ｌ ｅ＋
ｆ＋ ｇ＋ ｘＩ 〜ｘ６ ＋ ３’！ ＋ ７ｔ ”
’切線を入れる箇所。
製法を説明するための液晶表示素子構体の断面図、第３
図は実施例に係るＭ電極基板構体の平面図、第４図及び
第５図は実施例に係る液晶表示素子構体の断面図である
。 １・・・Ｆ電極基板、２・・・Ｍ電極基板、３・・・Ｒ
電極基板、４・・・シール材、５・・・液晶Ｌ ｅ＋
ｆ＋ ｇ＋ ｘＩ 〜ｘ６ ＋ ３’！ ＋ ７ｔ ”
’切線を入れる箇所。
Claims (1)
- 複層形液晶表示素子の製造方法において、多数パターイ
會有する中間電極基板構体め一面に切線を入れる工程、
他面に前記切線の方向とは異なる方向に切Ｗｔ入れる工
程、多数パターンを有する前面電極基板構体と多数パタ
ーンを有する裏面電極基板構体との対応箇所に、前記切
線を入れた中間電極基板構体をはさみ封着一体化し、多
数個空セル構体とする工程、該多数個空セル桝体に液晶
を注入封止し、この多数個構体を分離するか、或は該多
数個空セル構体を分離して液晶を注入封止する工程とを
設けた液晶光示素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19362481A JPS5895713A (ja) | 1981-12-03 | 1981-12-03 | 液晶表示素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19362481A JPS5895713A (ja) | 1981-12-03 | 1981-12-03 | 液晶表示素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5895713A true JPS5895713A (ja) | 1983-06-07 |
Family
ID=16311030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19362481A Pending JPS5895713A (ja) | 1981-12-03 | 1981-12-03 | 液晶表示素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5895713A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118786A (ja) * | 1986-09-17 | 1988-05-23 | ジャン−ポール ゴルチエ | モジュール式ディスプレイ装置 |
| EP0924547A1 (fr) * | 1997-12-22 | 1999-06-23 | Asulab S.A. | Procédé de fabrication de cellules électro-optiques, notamment à cristaux liquides |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5280142A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Production of display unit |
| JPS5348760A (en) * | 1976-10-15 | 1978-05-02 | Seiko Epson Corp | Liquid crystal display element |
| JPS5665118A (en) * | 1979-11-01 | 1981-06-02 | Casio Comput Co Ltd | Production of electro-optic display cell |
-
1981
- 1981-12-03 JP JP19362481A patent/JPS5895713A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5280142A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Production of display unit |
| JPS5348760A (en) * | 1976-10-15 | 1978-05-02 | Seiko Epson Corp | Liquid crystal display element |
| JPS5665118A (en) * | 1979-11-01 | 1981-06-02 | Casio Comput Co Ltd | Production of electro-optic display cell |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63118786A (ja) * | 1986-09-17 | 1988-05-23 | ジャン−ポール ゴルチエ | モジュール式ディスプレイ装置 |
| EP0924547A1 (fr) * | 1997-12-22 | 1999-06-23 | Asulab S.A. | Procédé de fabrication de cellules électro-optiques, notamment à cristaux liquides |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5843429A (ja) | 液晶表示素子の製造方法 | |
| JPS588488B2 (ja) | 液晶表示器の製造方法 | |
| JPH11337896A (ja) | 複数の電気光学セルもしくはエレクトロケミカルフォトボルタイックセルの製造方法 | |
| JPS6124718B2 (ja) | ||
| JPS5895713A (ja) | 液晶表示素子の製造方法 | |
| JPS603609A (ja) | 液晶表示素子の製造方法 | |
| JP3077404B2 (ja) | 液晶表示装置の製造方法 | |
| DE2846866A1 (de) | Fluessigkristallanzeigezelle fuer eine elektronische uhr | |
| JPS60166925A (ja) | 液晶表示体の製造方法 | |
| JPS61204614A (ja) | 液晶表示器用基板 | |
| JPS58181022A (ja) | フレキシブル表示素子の製造方法 | |
| JPS55146415A (en) | Production of multilayer type liquid crystal display element | |
| JPS59151131A (ja) | 液晶表示素子 | |
| CN218730971U (zh) | 无主栅导电带电极及电池串 | |
| JPS5863918A (ja) | 液晶表示素子の製造方法 | |
| JPH0555852B2 (ja) | ||
| JPS5843430A (ja) | 液晶表示素子の製造方法 | |
| JP2718667B2 (ja) | 液晶表示素子の製造方法 | |
| JPH0219928B2 (ja) | ||
| JPS55117129A (en) | Production of electro-optic display cell | |
| JPH0561054A (ja) | 液晶表示素子及びその製造方法 | |
| JPS57141615A (en) | Manufacture of liquid crystal display element | |
| JPS5753731A (en) | Manufacture of liquid crystal cell | |
| JPS58140721A (ja) | 液晶表示板の製造方法 | |
| JPS63143526A (ja) | 液晶表示器の製造方法 |