JPS5893244A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5893244A
JPS5893244A JP56192121A JP19212181A JPS5893244A JP S5893244 A JPS5893244 A JP S5893244A JP 56192121 A JP56192121 A JP 56192121A JP 19212181 A JP19212181 A JP 19212181A JP S5893244 A JPS5893244 A JP S5893244A
Authority
JP
Japan
Prior art keywords
pads
semiconductor device
negative electrode
power supply
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56192121A
Other languages
English (en)
Inventor
Toshiaki Ogata
尾形　俊昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to JP56192121A priority Critical patent/JPS5893244A/ja
Publication of JPS5893244A publication Critical patent/JPS5893244A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置のポンディングパッドに関する。
本発明の目的は、半導体装置の耐湿性を向上させる事に
有る。
半導体装置の実装コストを下げる為にプラスチックモー
ルドを用いる事が多くなって来たが、プラスチックモー
ルドには耐湿性が良くない欠点が有る。
以下図によって詳しく説明する。
第１図は耐湿エージングによって不良となった半導体装
置のポンディングパッド部分を示す図である。モールド
材を通過して外部より浸透した水分は半導体装置上で負
電位にある電極のアルミニウムを選択的に腐食させ、断
線不良を生じさせる。
特に常時負電位にある負電源配線、とりわけパシベーシ
ョン膜５によって保護されていないポンディングパッド
１は上記の腐食がパシベーション下の配線２、他のポン
ディングパッド６．４より早く生じる。図の６は腐食部
を示す。
本発明は上記の欠点を除去したもので、その実施例を第
２図に示す。負電源配線のポンディングパッド７．８．
９を複数個設ける。第２図の例では−か所に集めて配置
しているが、半導体装置上に分散個存在する事により腐
食による不良の発生率が低下する。また図の８のポンデ
ィングパッドは正電位の配線から遠い距離にある為、腐
食の発生が遅くなる。負電源配線のポンディングパッド
７．８．９相互間の距離は他のポンディングパッド１０
．１１との距離より小さくできる。またす−ド線との結
線はポンディングパッド７，８．９を同一のリード線と
結線する事が可能である。
以上述べたように負電源配線のポンディングパッドを複
数個配置する事によって腐食による耐湿不良の発生を遅
らせる事が出来るので、高電圧を追加する半導体装置に
有効である。
【図面の簡単な説明】
第１図は耐湿エージングによって不良となった半導体装
置のポンディングパッド部分を示す図である。 第２図は本発明の半導体装置のポンディングパッド部分
を示す図である。 １．７，８．９・・・負電源配線のボンディングバノ　
　ド ３．４，１０．１１・・・ポンディングパッド２・・・
負電源配線 ５・・・パシベーンヨン膜 ６・・・腐食部分 第１図 第２図

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の電源配線の内、負電極配線は複数個のポン
    ディングパッドを有する事を特徴とする半導体装置。
JP56192121A 1981-11-30 1981-11-30 半導体装置 Pending JPS5893244A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56192121A JPS5893244A (ja) 1981-11-30 1981-11-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56192121A JPS5893244A (ja) 1981-11-30 1981-11-30 半導体装置

Publications (1)

Publication Number Publication Date
JPS5893244A true JPS5893244A (ja) 1983-06-02

Family

ID=16286016

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56192121A Pending JPS5893244A (ja) 1981-11-30 1981-11-30 半導体装置

Country Status (1)

Country Link
JP (1) JPS5893244A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130484A (en) * 1997-07-17 2000-10-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6130484A (en) * 1997-07-17 2000-10-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device

Similar Documents

Publication Publication Date Title
JP2708191B2 (ja) 半導体装置
JPH0227815B2 (ja)
TW536765B (en) Chip package structure for array type bounding pad
JPH0992772A (ja) リード・オン・チップ半導体パッケージおよびその製造方法
JPS5893244A (ja) 半導体装置
TW543127B (en) Chip scale package with improved wiring layout
TW536764B (en) Method for multi-chip package and structure thereof
JPS61287254A (ja) 半導体装置
JPH03136332A (ja) 樹脂封止型半導体装置
JP2567870B2 (ja) 半導体記憶装置
JPS6064442A (ja) 半導体装置
JPS647645A (en) Semiconductor device and manufacture thereof
JPH04162640A (ja) 半導体装置
JPS6011643Y2 (ja) 半導体集積回路装置の実装構造
JPS6046038A (ja) 集積回路装置
JPH05136141A (ja) 半導体装置
WO2019227570A1 (zh) 一种电子刹车飞轮片
JPS62260352A (ja) 半導体装置
JPS6214689Y2 (ja)
JPH0720924Y2 (ja) 半導体装置
JPS61166045A (ja) 半導体装置
JPH0621329A (ja) 樹脂封止型半導体装置
JP2817742B2 (ja) 半導体装置用ｉｃパッケージ
JPH0442554A (ja) 半導体チップ及びその信頼性評価方法
JPS63283138A (ja) 半導体装置