JPS6011643Y2 - 半導体集積回路装置の実装構造 - Google Patents
半導体集積回路装置の実装構造Info
- Publication number
- JPS6011643Y2 JPS6011643Y2 JP1979045697U JP4569779U JPS6011643Y2 JP S6011643 Y2 JPS6011643 Y2 JP S6011643Y2 JP 1979045697 U JP1979045697 U JP 1979045697U JP 4569779 U JP4569779 U JP 4569779U JP S6011643 Y2 JPS6011643 Y2 JP S6011643Y2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor integrated
- power
- bonding
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
本考案は、それぞれが同一の外形形状である二つの同種
の半導体集積回路装置を放熱板を介して背中合わせに実
装した実装構造に関し、特に各集積回路装置に内蔵され
た半導体チップ上のポンディングパッドの配置構造に関
する。
の半導体集積回路装置を放熱板を介して背中合わせに実
装した実装構造に関し、特に各集積回路装置に内蔵され
た半導体チップ上のポンディングパッドの配置構造に関
する。
従来、音響用電力増幅半導体集積回路装置（以下、パワ
ーＩＣという）の実装において、パワーＩＣのリードを
プリント基板へ半田付けした後放熱板にネジ止めされる
のが一般的であるが、最近では、プリント基板の設計の
容易さや実装密度の向上、あるいは放熱板への取り付け
のやり易さ等の理由で、第１図ａ、ｂに示される様なパ
ワーＩＣ１１，１２を第２図のように放熱板１３を介し
て背中合わせに取り付けられることが行なわれており、
特ニＢＴＬ （ｂａｌａｎｃｅｄ ｔｒａｕｓｆｏｒｍ
ｅｒｌｅｓｓ）回路等で広く行なわれている。
ーＩＣという）の実装において、パワーＩＣのリードを
プリント基板へ半田付けした後放熱板にネジ止めされる
のが一般的であるが、最近では、プリント基板の設計の
容易さや実装密度の向上、あるいは放熱板への取り付け
のやり易さ等の理由で、第１図ａ、ｂに示される様なパ
ワーＩＣ１１，１２を第２図のように放熱板１３を介し
て背中合わせに取り付けられることが行なわれており、
特ニＢＴＬ （ｂａｌａｎｃｅｄ ｔｒａｕｓｆｏｒｍ
ｅｒｌｅｓｓ）回路等で広く行なわれている。
第２図は放熱板１３へ背中合わせに取り付けられたパワ
ーＩＣ１１，１２のリード方向からみた図である。
ーＩＣ１１，１２のリード方向からみた図である。
パワーＩＣＩＩ、１２はパッケージ形状およびその電気
特性は同一であるが、接地、電源および出力端子がパワ
ーＩＣ１ｌでは３，５および７、パワーＩＣ１２では５
’、３’、１’というふうに各々の端子配列が互いに逆
転している。
特性は同一であるが、接地、電源および出力端子がパワ
ーＩＣ１ｌでは３，５および７、パワーＩＣ１２では５
’、３’、１’というふうに各々の端子配列が互いに逆
転している。
従って、第２図のようにパワーＩＣ１ｌ、１２が放熱板
１３へ背中合わせに取り付けられると、両パワーＩＣＩ
Ｉ、１２の出力、電源および接地端子７’、１’、５゜
３′および３，５′がそれぞれ一直線に対向するように
なる。
１３へ背中合わせに取り付けられると、両パワーＩＣＩ
Ｉ、１２の出力、電源および接地端子７’、１’、５゜
３′および３，５′がそれぞれ一直線に対向するように
なる。
このため、プリント基板上の電源供給配線や接地配線は
各々１本で済むと共に、パワーＩＣＩＩ、１２の各端子
と接続されるプリント配線が対称になるため、プリント
基板の設計が容易になり、しかも同一放熱板１３へ取り
付けられるため実装密度も向上する。
各々１本で済むと共に、パワーＩＣＩＩ、１２の各端子
と接続されるプリント配線が対称になるため、プリント
基板の設計が容易になり、しかも同一放熱板１３へ取り
付けられるため実装密度も向上する。
第３図ａ、 ｂはそれぞれ第１図ａ、 ｂのパワーＩＣ
ＩＩ、１２の内部構造を示す図である。
ＩＩ、１２の内部構造を示す図である。
第３図ａのパワーＩＣ１ｌに於いて、放熱板１５へ固着
された半導体ペレット１４上のポンディングパッド１８
−１〜１８−７とリード１６−１〜１６−７とを金線等
のホンディング線１７を用いて接続する際に接地端子Ｇ
ＮＤ１６−３とポンディングパッド１８−３との間、電
源端子Ｖｃｃ１６−５とホンディングパッド１８−５と
の間および出力端子ｏｕ’ｒ１６−７とポンディングパ
ッド１８−７との間は動作上大電流が流れ、また所要の
特性を得るため、あるいは負荷短絡などの異常時におけ
るボンディング線１７の破壊を防止するために２本以上
のボンディング線１７で配線するか特に太いホンディン
グ線を用いて配線される。
された半導体ペレット１４上のポンディングパッド１８
−１〜１８−７とリード１６−１〜１６−７とを金線等
のホンディング線１７を用いて接続する際に接地端子Ｇ
ＮＤ１６−３とポンディングパッド１８−３との間、電
源端子Ｖｃｃ１６−５とホンディングパッド１８−５と
の間および出力端子ｏｕ’ｒ１６−７とポンディングパ
ッド１８−７との間は動作上大電流が流れ、また所要の
特性を得るため、あるいは負荷短絡などの異常時におけ
るボンディング線１７の破壊を防止するために２本以上
のボンディング線１７で配線するか特に太いホンディン
グ線を用いて配線される。
尚、全ての端子を２本以上のあるいは太いボンディング
線を用いて配線することは製品価格上の損失が大きく、
通常は大電流が流れる端子のみに限って行なわれる。
線を用いて配線することは製品価格上の損失が大きく、
通常は大電流が流れる端子のみに限って行なわれる。
一方、第３図すのパワーＩＣ１２においても半導体ペレ
ット１４′上のポンディングパッド１８−１′〜１８−
７’の配列が反転するのみで第３図ａ同様ボンディング
線１７′により上述た配線が行なわれる。
ット１４′上のポンディングパッド１８−１′〜１８−
７’の配列が反転するのみで第３図ａ同様ボンディング
線１７′により上述た配線が行なわれる。
この場合ポンディングパッド１８−７′が出力端子１６
−１’に、ポンディングパッド１８−５’が電源端子１
６−３’、ポンディングパッド１８−３’が接地端子１
６−５’にそれぞれ２本以上のボンディング線１７′又
太いボンディング線で接続される。
−１’に、ポンディングパッド１８−５’が電源端子１
６−３’、ポンディングパッド１８−３’が接地端子１
６−５’にそれぞれ２本以上のボンディング線１７′又
太いボンディング線で接続される。
しかしながら、第１図ａ、ｂに示されるようなパワーＩ
ＣＩＩ、１２では、第３図ａ、 ｂに示されるように２
本以上の、あるいは太い金線を用いて熱圧着により配線
する端子位置は双方のパワーＩＣＩＩ、１２において異
なり、従ってポンディングパッドとリードとの間を金属
細線で接続するホンディング作業を共通したプログラム
によって機械的に行うことは不可能であった。
ＣＩＩ、１２では、第３図ａ、 ｂに示されるように２
本以上の、あるいは太い金線を用いて熱圧着により配線
する端子位置は双方のパワーＩＣＩＩ、１２において異
なり、従ってポンディングパッドとリードとの間を金属
細線で接続するホンディング作業を共通したプログラム
によって機械的に行うことは不可能であった。
そのため、ボンディング工程は手作業になったり、別々
のプログラムによる機械的作業によらざるを得す、合理
化などによる製品価格低減ができなかった。
のプログラムによる機械的作業によらざるを得す、合理
化などによる製品価格低減ができなかった。
その上、また、異なる作業を行うためにポンディングパ
ッド１８−１・・・・・・１８−７．１８−１’・・・
・・・１８−７’と、リード１６−１・・・・・・１６
−７．１６−１′・・・・・・１６−７’間を接続する
ボンディング線１７．１７’の着性や長さが異なってし
まい、それに伴なうボンディング線１７．１７’の抵抗
、寄生容量および容土インダクタンス等の相違のため、
パワーＩＣ１１，１２間の特性の不一致などの欠点が生
じている。
ッド１８−１・・・・・・１８−７．１８−１’・・・
・・・１８−７’と、リード１６−１・・・・・・１６
−７．１６−１′・・・・・・１６−７’間を接続する
ボンディング線１７．１７’の着性や長さが異なってし
まい、それに伴なうボンディング線１７．１７’の抵抗
、寄生容量および容土インダクタンス等の相違のため、
パワーＩＣ１１，１２間の特性の不一致などの欠点が生
じている。
本考案の目的は、装置間の電気的特性のバラツキが防止
され、しかも製品価格が低減した二つの同種の集積回路
装置を実装した実装構造を提供することにある。
され、しかも製品価格が低減した二つの同種の集積回路
装置を実装した実装構造を提供することにある。
本考案は、二つの同種の集積回路装置が放熱板を介して
背中合せに実装されており、かつ、各集積回路装置は、
外部導出用リードと大きな電流容量をもつ配線で接続さ
れる半導体ペレット上のポンディングパッドを複数個有
し、それらポンディングパッドは半導体ペレットの中心
を通る一辺多こ対して対称に位置付けされていることを
特徴とする。
背中合せに実装されており、かつ、各集積回路装置は、
外部導出用リードと大きな電流容量をもつ配線で接続さ
れる半導体ペレット上のポンディングパッドを複数個有
し、それらポンディングパッドは半導体ペレットの中心
を通る一辺多こ対して対称に位置付けされていることを
特徴とする。
以下、図面を用いて本考案をより詳細に説明する。
第４図ａ、 ｂは本考案によるパワーＩＣの一実施例で
あり、第１図のようにパッケージの形状および電気特性
は同一であり、端子配列は互いに逆転している。
あり、第１図のようにパッケージの形状および電気特性
は同一であり、端子配列は互いに逆転している。
第５図ａ、 ｂはそれぞれパワーＩＣ１９，２０の内部
構造を示す図である。
構造を示す図である。
素子が形成された半導体ペレット４０と５０はポンディ
ングパッド２１〜２７と３１〜３７が機能的に配置され
ており、放熱板４５．５５方へ固着されている。
ングパッド２１〜２７と３１〜３７が機能的に配置され
ており、放熱板４５．５５方へ固着されている。
出力（ＯＵＴ）端子４６−１．５６−７に接続されるポ
ンディングパッド２１．３ｍ、接地（ＧＮＤ）端子４６
−４．５６−４と接続されるポンディングパッド２４，
３４、電源（Ｖｃｃ）端子４６−７．５６−１に接続さ
れるポンディングパッド２７．３７は動作上大電流が流
れるため２本以上のあるいは太い金線等の電流容量が大
きいボンディング線４７’、５７’を用いて配線される
べきポンディングパッドでありこれらホンディングパッ
ド２１，３１．２４，３４および２７，３７は半導体ペ
レット４０．５０の中心とポンディングパッド２４．３
４を通る中心線に対して対称に位置付けされている。
ンディングパッド２１．３ｍ、接地（ＧＮＤ）端子４６
−４．５６−４と接続されるポンディングパッド２４，
３４、電源（Ｖｃｃ）端子４６−７．５６−１に接続さ
れるポンディングパッド２７．３７は動作上大電流が流
れるため２本以上のあるいは太い金線等の電流容量が大
きいボンディング線４７’、５７’を用いて配線される
べきポンディングパッドでありこれらホンディングパッ
ド２１，３１．２４，３４および２７，３７は半導体ペ
レット４０．５０の中心とポンディングパッド２４．３
４を通る中心線に対して対称に位置付けされている。
各ポンディングパッド２１〜２７．３１〜３７は金等の
ボンディング線４７．５７で各リード４６−１〜４６−
７．５６−１〜５６−７へ配線され、樹脂等でモールド
される。
ボンディング線４７．５７で各リード４６−１〜４６−
７．５６−１〜５６−７へ配線され、樹脂等でモールド
される。
この時放熱板４５．５５はその裏面が外部へ露出する状
態になる様に形成され、第２図の様に他の放熱板へ取り
付けられて放熱効果が優れたものとなる。
態になる様に形成され、第２図の様に他の放熱板へ取り
付けられて放熱効果が優れたものとなる。
かかる本実施例のパワーＩＣ１９，２０は、第２図のよ
うに他の放熱板と背中合わせに取り付けると、相方の端
子配列が互いに逆転しているので出力、接地および電源
端子４６−１．５６−７゜４６−４．５６−４および４
６−７．５６−１等の端子４６−１・・・・・・４６−
７．５６−７はそれぞれ一直線に向い合う様になる。
うに他の放熱板と背中合わせに取り付けると、相方の端
子配列が互いに逆転しているので出力、接地および電源
端子４６−１．５６−７゜４６−４．５６−４および４
６−７．５６−１等の端子４６−１・・・・・・４６−
７．５６−７はそれぞれ一直線に向い合う様になる。
それ故これらをプリント基板へ実装するとき、各パワー
ＩＣ１９゜２０の電源端子４６−７．５６−１、接地端
子４６−４．５６−４と接続されるプリント基板上の電
源配線および接地配線はそれぞれ１本の共通したプリン
ト配線でよく、しかも他の端子と接続され得るプリント
配線はパワーＩＣ１９，２０とで対称に形成すればよい
ためプリント基板の設計が容易となり、さらに同じ放熱
板へ２個のパワーＩＣ１９，２０が取り付けられるため
実装密度も向上する。
ＩＣ１９゜２０の電源端子４６−７．５６−１、接地端
子４６−４．５６−４と接続されるプリント基板上の電
源配線および接地配線はそれぞれ１本の共通したプリン
ト配線でよく、しかも他の端子と接続され得るプリント
配線はパワーＩＣ１９，２０とで対称に形成すればよい
ためプリント基板の設計が容易となり、さらに同じ放熱
板へ２個のパワーＩＣ１９，２０が取り付けられるため
実装密度も向上する。
尚且つ、許容電流容量を大きくする必要のあるホンディ
ングパッド２１，２４，２７゜３１．３４，３７は半導
体ペレット４０．５０の中に対称に設けられているため
半導体ペレット４０．５０とリード４６−１・・・・・
・４６−７．５６−１・・・・・・５６−７との配線作
業を共通のプログラムによる機械的作業で行なうことが
できる。
ングパッド２１，２４，２７゜３１．３４，３７は半導
体ペレット４０．５０の中に対称に設けられているため
半導体ペレット４０．５０とリード４６−１・・・・・
・４６−７．５６−１・・・・・・５６−７との配線作
業を共通のプログラムによる機械的作業で行なうことが
できる。
従って、配線作業条件がパワーＩＣ１９，２０の双方で
同一となるため、ホンディング線４７．５７の密着性お
よび長さが等しくなりボンディング線４７．５７の抵抗
値やこれによる寄性容量および寄性インダクタンス等が
同等になり、両パワーＩＣ１９，２０間の特性は非常に
良く一致する。
同一となるため、ホンディング線４７．５７の密着性お
よび長さが等しくなりボンディング線４７．５７の抵抗
値やこれによる寄性容量および寄性インダクタンス等が
同等になり、両パワーＩＣ１９，２０間の特性は非常に
良く一致する。
又、手作業による配線作業も２本以上のあるいは他より
太いボンディング線を施すべきポンディングパッドはチ
ップの中に対称に位置づけされているため、作業ミスが
激減し信頼性が著しく向上する。
太いボンディング線を施すべきポンディングパッドはチ
ップの中に対称に位置づけされているため、作業ミスが
激減し信頼性が著しく向上する。
以上の様に、本考案によればボンディング作業の共通化
が可能となり合理化が遠戚できるため、製品価値の低減
および両装置間の特性の一致性が一段と向上する。
が可能となり合理化が遠戚できるため、製品価値の低減
および両装置間の特性の一致性が一段と向上する。
尚、本考案は上記実施例に限定されないことは言うまで
もなく、他のあらゆる半導体装置に適当でき汎用性の高
いものである。
もなく、他のあらゆる半導体装置に適当でき汎用性の高
いものである。
第１図ａ、 ｂは従来の音響用電力増幅半導体集積回路
装置の一例の外形図、第２図は第１図ａ。 ｂの音響用電力増幅半導体集積回路装置の実施例を示す
説明図、第３図ａ、 ｂはそれぞれ第１図ａ、 ｂに示
す音響用電力増幅半導体集積回路装置の内部を説明する
説明図、第４図ａ、 ｂは本考案の一実施例を示す音響
用電力増幅半導体集積回路装置の外形図、第５図ａ、
ｂはそれぞれ第４図ａ、 ｂに示される音響用電力増幅
半導体集積回路装置の内部を説明する説明図である。 １１、 １２． １９． ２０・・・・・・音響用電力
増幅半導体集積回路装置、１３・・・・・・放熱板、１
４，１４’４０，５０・・・・・・半導体ペレット、１
５．１５’、４５，５５・・・・・・放熱板、１６−１
・・・１６−７．１６−１’・・・１６−７’、４６−
１・・・４６−７．５６−１・・・５６−７・・・・・
・リード、１７，１７’４７，５７．４７’、５７’・
・・・・・ボンディング線、１８−１・・・１８−７．
１８−１’・・・１８−７’、２１〜２７．３１〜３７
・・・ポンディングパッド。
装置の一例の外形図、第２図は第１図ａ。 ｂの音響用電力増幅半導体集積回路装置の実施例を示す
説明図、第３図ａ、 ｂはそれぞれ第１図ａ、 ｂに示
す音響用電力増幅半導体集積回路装置の内部を説明する
説明図、第４図ａ、 ｂは本考案の一実施例を示す音響
用電力増幅半導体集積回路装置の外形図、第５図ａ、
ｂはそれぞれ第４図ａ、 ｂに示される音響用電力増幅
半導体集積回路装置の内部を説明する説明図である。 １１、 １２． １９． ２０・・・・・・音響用電力
増幅半導体集積回路装置、１３・・・・・・放熱板、１
４，１４’４０，５０・・・・・・半導体ペレット、１
５．１５’、４５，５５・・・・・・放熱板、１６−１
・・・１６−７．１６−１’・・・１６−７’、４６−
１・・・４６−７．５６−１・・・５６−７・・・・・
・リード、１７，１７’４７，５７．４７’、５７’・
・・・・・ボンディング線、１８−１・・・１８−７．
１８−１’・・・１８−７’、２１〜２７．３１〜３７
・・・ポンディングパッド。
Claims (1)
- それぞれが同一の外形形状をしていると共に列をなして
導出された複数の外部導出用リードを有し、一方を表か
らみた場合の各外部導出用リードの機能配列順序が他方
を裏からみた場合の各外部導出用リードの機能配列順序
と同じなる二つの同種の半導体集積回路装置を放熱板を
介して背中合わせに実装することにより、両方の半導体
集積回路装置の各外部導出用リードのうち同じ機能を有
するもの同士が対向するようにした半導体集積回路装置
の実装構造において、前記二つの半導体集積回路装置の
それぞれは、第１の電流容量をもつ導電路で外部導出用
リードにそれぞれ接続された複数の第１のポンディング
パッドと前記第１の電流容量とは異なる第２の電流容量
をもつ導電路で外部導出用リードにそれぞれ接続された
複数の第２のポンディングパッドとが設けられた半導体
ペレットを有し、さらに、各半導体ペレットに設けられ
た前記複数の第２のポンディングパッドは両方の半導体
ペレットを重ねたときに互いに同じ場所に位置するよう
に形成されていることを特徴とする半導体集積回路装置
の実装構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979045697U JPS6011643Y2 (ja) | 1979-04-06 | 1979-04-06 | 半導体集積回路装置の実装構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1979045697U JPS6011643Y2 (ja) | 1979-04-06 | 1979-04-06 | 半導体集積回路装置の実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55145048U JPS55145048U (ja) | 1980-10-17 |
| JPS6011643Y2 true JPS6011643Y2 (ja) | 1985-04-17 |
Family
ID=28924462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1979045697U Expired JPS6011643Y2 (ja) | 1979-04-06 | 1979-04-06 | 半導体集積回路装置の実装構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6011643Y2 (ja) |
-
1979
- 1979-04-06 JP JP1979045697U patent/JPS6011643Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55145048U (ja) | 1980-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6831353B2 (en) | Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die | |
| US6344976B1 (en) | Interdigitated leads-over-chip lead frame device and method for supporting an integrated circuit die | |
| US7772044B2 (en) | Method of manufacturing a semiconductor device including plural semiconductor chips | |
| US20020140070A1 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
| KR970006529B1 (ko) | 반도체 장치 | |
| US20020027271A1 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
| JP2961673B2 (ja) | 直接式マイクロ回路の減結合装置 | |
| JP2509027B2 (ja) | 半導体装置 | |
| JPH08213546A (ja) | 積層形パッケージ | |
| JPH0445981B2 (ja) | ||
| JPH04273451A (ja) | 半導体装置 | |
| JPH01235264A (ja) | 半導体集積回路装置 | |
| JPS6011643Y2 (ja) | 半導体集積回路装置の実装構造 | |
| JPH061801B2 (ja) | リ−ドフレ−ム | |
| JPS6214689Y2 (ja) | ||
| JPH01143246A (ja) | 半導体装置 | |
| JPH07312404A (ja) | 樹脂封止型半導体装置 | |
| JPH06349973A (ja) | 樹脂封止型半導体装置 | |
| JP2896223B2 (ja) | 樹脂封止型半導体装置 | |
| JPS5828359Y2 (ja) | 半導体集積回路装置 | |
| JP2614681B2 (ja) | 半導体装置 | |
| JP3193788B2 (ja) | 電子部品搭載用基板 | |
| JPH0442942Y2 (ja) | ||
| JPH05121631A (ja) | リードフレーム | |
| JPH0521691A (ja) | 半導体装置及びその組立方法 |