JP2961673B2 - 直接式マイクロ回路の減結合装置 - Google Patents

直接式マイクロ回路の減結合装置

Info

Publication number
JP2961673B2
JP2961673B2 JP3358330A JP35833091A JP2961673B2 JP 2961673 B2 JP2961673 B2 JP 2961673B2 JP 3358330 A JP3358330 A JP 3358330A JP 35833091 A JP35833091 A JP 35833091A JP 2961673 B2 JP2961673 B2 JP 2961673B2
Authority
JP
Japan
Prior art keywords
capacitor
power
connection means
chip
decoupling device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3358330A
Other languages
English (en)
Other versions
JPH0575017A (ja
Inventor
トーマス・ジェイ・ダナウェイ
マイケル・ダブリュ・ヘインクス
リチャード・スピールバーガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sansei Denshi Co Ltd
Original Assignee
Sansei Denshi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sansei Denshi Co Ltd filed Critical Sansei Denshi Co Ltd
Publication of JPH0575017A publication Critical patent/JPH0575017A/ja
Application granted granted Critical
Publication of JP2961673B2 publication Critical patent/JP2961673B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に集積回路で使用す
る減結合コンデンサに関する。
【０００２】
【従来の技術】集積回路用の従来の減結合コンデンサは
ときどき、印刷配線基板上に取り付けられ、二重インラ
インないし他のタイプの集積回路パッケージに対する帰
線接続と電源にわたって配線される別の素子となってい
た。ところでインダクタンスは電流が流れるループ領域
とループを通る磁束に依存し、インダクタンスによる電
圧降下はＬｄｉ／ｄｔに等しい。回路基板上の分離コン
デンサの従来の方法では、電流がコンデンサからチップ
へ到達するため流れる経路の長さは、Ｌｄｉ／ｄｔによ
る電圧降下に貢献している。別の従来の方法は、減結合
コンデンサをチップ・パッケージに取り付けてコンデン
サとチップ間のリード長を削減するというものであっ
た。従来の方法は多くのアプリケーションに対して適切
な減結合を提供しているが、改善型の減結合を必要とす
る他のアプリケーションもある。
【０００３】
【発明が解決しようとする課題】そのようなアプリケー
ションの１例として、特定の集積回路は電離放射線の衝
撃に対して影響を受けないようにするというニーズがあ
る。電離放射線の基本的な作用は、半導体材に電子ホー
ル・ペアを生成することである。電源電圧基準と接地基
準を有する集積回路では、照射作用により電圧基準と接
地基準間のチップに高い電流がもたらされる。更にその
作用により、電源から流れる電流は、電源からの接続リ
ード内でインダクタンスに遭遇するようになる。その結
果、チップ上の電圧は事実上、落ち込むことになる。そ
の解決方法は、コンデンサがチップ電源電圧に対して充
電されるように集積回路にわたってコンデンサをできる
だけ集積回路に近く配置することである。そして放射な
いし何らかの原因によりトランジェントが生じた時、基
板のコンデンサを集積回路に瞬時に電流を供給するのに
利用することができる。従って集積回路にできるだけ近
く配置できる減結合装置のニーズがある。本発明はこれ
らのニーズを、集積回路チップの不動態化した表面に直
接配置する減結合装置を提供することで解決するもので
ある。
【０００４】
【課題を解決するための手段】本発明によりカスタム・
コンデンサをチップの上部表面に直接配置したり、ある
いはチップ下に配置することができる。別の発明では、
チップ表面上で標準チップ・コンデンサの使用を可能に
している。不動態化したチップ表面に金属バーを設置し
て、チップの電源と電力帰線ないしアクセス可能な接地
を形成し、ワイヤ・ボンド接続で金属バーからコンデン
サの端末への接続を行う。
【０００５】
【実施例】図１−６で参照数字10は本発明による減結合
素子を示す。図１、２に示すようにマイクロチップ12は
上部表面11と下部表面13を有している。ボンディング・
パッドの形をした電源接続14と電力帰線接続16は上部表
面11上にある。電源Ｖddと隣接する電力帰線Ｖssの組合
せはＶdd−Ｖssペアを形成している。Ｖdd−Ｖssペアは
30で示されており、図１では上部表面11の側端部15、17
の近くないしそれに沿って配置されている。マイクロチ
ップ12には信号接続用のボンディング・パッド18も含ま
れている。
【０００６】図１、２から分かるように、カスタム・コ
ンデンサ20は不動態化された上部表面11に直接置かれて
いる。カスタム・コンデンサ20はどの様な結合剤で物理
的に上部表面11に付着することもできる。カスタム・コ
ンデンサ20は各々の端部に１つだけの端末を有する代わ
りに、ボンディング・パッド・タイプの個々の端末22、
24で構成された端末ペア23で設計されている。ワイヤ・
ボンド26により電源接続14を端末22に接続し、ワイヤ・
ボンド28により電力帰線接続16を端末24に接続する。端
末22、24は端末ペア23を形成している。図から分かるよ
うに、カスタム・コンデンサ20はＶdd−Ｖssペア30に対
する端末ペア23で設計されている。
【０００７】図７に示すように、端末２２、２４の離散
ペアの代わりとして、カスタム・コンデンサの上部表面
３１上の連続的な同心円的リング状の電源バス２２Ａ及
び接地バス２４Ａによれば、ワイヤ・ボンド・パッド２
３をマイクロチップ１２の必要に応じて配置できる、よ
り汎用的なコンデンサ設計が可能になる。
【０００８】図３、４に示す第１の別の設計方法では、
マイクロチップ１２’は上部表面１１’、下部表面１
３’、電源接続１４’、電力帰線接続１６’を有してい
る。電源接続１４’と電力帰線接続１６’はマイクロチ
ップ上部表面１１’上に配置されたボンディング・パッ
ドの形をしている。電源接続１４’ないしＶｄｄ及び電
力帰線接続１６’ないしＶｓｓは、３０’で示すＶｄｄ
−Ｖｓｓペアを形成している。Ｖｄｄ−Ｖｓｓペアは上
部表面１１’の側端部１５’、１７’近くないしそれに
沿って配置されている。マイクロチップ１２’には信号
接続用のボンディング・パッド１８’も含まれている。
図３、４に示すように、カスタム・コンデンサ２０’は
マイクロチップ１２’の下にあり、下部表面１３’に直
接結合剤で固定されている。カスタム・コンデンサ２
０’は、ボンディング・パッド・タイプの個々の端末２
２’、２４’で構成された端末ペア２３’で設計されて
いる。
【０００９】図５、６は減結合素子10について標準チッ
プ・コンデンサを利用した第２の別の設計方法を示す。
図５、６で、マイクロチップ12"は電源接続と電力帰線
接続を標準コンデンサ・サイズと適応する位置の表面1
1" に持って来るように設計された上部レベル・メタラ
イゼーションを有している。例えば図６で、電源接続は
40に持ってきて、電力帰線接続は42と44に持って来るこ
とができる。第２の別の設計により、標準チップ・コン
デンサ46、48を使用することが可能となる。例えばコン
デンサ46は、マイクロチップ12" の上部表面11" 上に直
接乗った標準チップ・コンデンサである。コンデンサ46
は金メッキを施した端末50と52を有している。58、60、
62を典型とする金属バーは金メッキとし、上部表面11上
に直接配置され、42、40、44ではんだバンプ接続により
電源40と電力帰線42に電気接続されている。金属バー5
8、60からコンデンサ46への電気接続は、それぞれワイ
ヤ・ボンド64、66によりなされる。金属バー60、62から
コンデンサ48への電気接続はそれぞれワイヤ・ボンド6
8、70によりなされる。60を典型とする金属バーは、不
動態化された上部表面11" と接触する大きな面積を提供
する。この接触面積によりワイヤ・ボンド操作中に圧力
配分がもたらされる。従ってキャップ取り付けワイヤ結
合を、マイクロ回路に損害を与える事なく、またチップ
・エリアに衝撃を与えることなく活動回路で行うことが
できる。
【００１０】
【発明の効果】以上、本発明の基本的な構造を述べた
が、次に本発明の特定の特徴と効果を述べる。本発明
は、コンデンサの上にダイを置く代わりにコンデンサを
チップないしダイ上に配置するものである。この特徴の
利点は、減結合コンデンサをオプションとして用いるこ
とができ、パッケージ・テスト後まで付け加えなくてよ
いということである。このアプローチにより、パッケー
ジ・テストで不合格なダイでコンデンサが浪費されると
いうことはなくなる。コンデンサをダイ上に配置するこ
との更なる利点は、マルチチップ・モジュールで生じ
る。ダイの大きさによりダイ間のスペース配分が決まる
ので、ダイのスペース配分を増大してダイよりも大きな
コンデンサを収容する必要はないのである。
【００１１】本発明は図１で30で示すように、ダイから
複数位置のコンデンサないしＶdd−Ｖssペアへの電気接
続を備えている。隣接するボンド・ワイヤは、互いに相
互作用し部分的に相殺する磁場を形成する。これにより
インダクタンスはかなり低くなり、即ちＬｄｉ／ｄｔの
電圧降下は低くなる。
【００１２】更に本発明により、電源と電力帰線をカス
タム・コンデンサの同じ側に接続することができる。こ
れにより接続のインダクタンスを削減でき、対する側に
端末を有する従来のコンデンサに比べて自己インダクタ
ンスは低くなる。本発明のダイ上にあるコンデンサは特
にマルチチップ・モジュール設計に有用である。そのよ
うな設計の１つではセラミック・モジュールを用いて複
数ダイを取り付け、ダイ間のルート付けはセラミック・
モジュール内にある。本発明により、減結合コンデンサ
に必要な更なるセラミック・モジュール面ないし印刷配
線基板面なしにカスタム・コンデンサを直接個々のチッ
プ表面に配置することができる。
【００１３】本出願人は上述の説明にしたがって、アプ
リケーションの必要に応じて集積回路の設計に容易に組
み込むことのできる単純なマイクロ回路減結合装置を開
発した。本発明のメカニズムの特定の実施例を例示のた
めに説明したが、通常の当業者には数々の変形や修正が
あることは明かである。本発明の範囲は開示した実施例
には限定されず、特許請求の範囲の条件によってのみ限
定されるものとする。
【図面の簡単な説明】
【図１】本発明による減結合素子の平面図である。
【図２】線２−２から見た図１の減結合素子の側面図で
ある。
【図３】減結合素子の別の設計の平面図である。
【図４】線４−４から見た図３の減結合素子の側面図で
ある。
【図５】本発明による減結合素子の第２の別の設計の平
面図である。
【図６】線６−６から見た図５の減結合素子の側面図で
ある。
【図７】別のコンデンサ設計を示す図１の変形である。
【符号の説明】
１０ 減結合素子 １２ マイクロチップ １４ 電源接続 １６ 電力帰線接続 ２０ カスタム・コンデンサ ２２、２４ 端末 ２６ ワイヤ・ボンド
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・スピールバーガー アメリカ合衆国 55369 ミネソタ州・ メイプル グローブ・83アールディ ア ヴェニュ ノース・17814 (56)参考文献 特開 平２−158147（ＪＰ，Ａ) 特開 平１−239964（ＪＰ，Ａ) 特開 平２−196430（ＪＰ，Ａ) 実開 昭59−145047（ＪＰ，Ｕ) 実開 平１−79854（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 27/04 H01L 21/822

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 不動態化した上部表面に電源接続手段
    （４０）及び電力帰線接続手段（４２，４４）が設けら
    れているマイクロ回路用の減結合装置であって、前記電源接続手段（４０）と前記電力帰線接続手段（４
    ２，４４）とに挟まれた領域において 前記不動態化した
    上部表面に直接に置かれ、導電端末（５０，５２）を両
    端に有している平面コンデンサ（４６，４８）と、 前記不動態化した上部表面において、前記電源接続手段
    （４０）に重ねた状態で前記導電端末の一方（５０）に
    平行に配設された第１の金属バー（６０）と、 前記不動態化した上部表面において、前記電力帰線接続
    手段（４２，４４）に重ねた状態で前記導電端末の他方
    （４８）に平行に配設された第２の金属バー（５８，６
    ２）とを備え、 前記第１の金属バー（６０）は、前記電源接続手段（４
    ０）にバンプ接続されるとともに、前記導電端末の一方
    （５０）にワイヤ・ボンド接続されており、前記第２の
    金属バー（５８，６２）は、前記電力帰線接続手段（４
    ２，４４）にバンプ接続されるとともに、前記導電端末
    の他方（４８）にワイヤボンド接続されている、減結合
    装置。
JP3358330A 1991-01-02 1991-12-27 直接式マイクロ回路の減結合装置 Expired - Fee Related JP2961673B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US636837 1975-12-02
US07/636,837 US5140496A (en) 1991-01-02 1991-01-02 Direct microcircuit decoupling

Publications (2)

Publication Number Publication Date
JPH0575017A JPH0575017A (ja) 1993-03-26
JP2961673B2 true JP2961673B2 (ja) 1999-10-12

Family

ID=24553544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3358330A Expired - Fee Related JP2961673B2 (ja) 1991-01-02 1991-12-27 直接式マイクロ回路の減結合装置

Country Status (5)

Country Link
US (1) US5140496A (ja)
EP (1) EP0493967B1 (ja)
JP (1) JP2961673B2 (ja)
CA (1) CA2058143C (ja)
DE (1) DE69126115T2 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0747678B2 (ja) * 1988-06-07 1995-05-24 住友ダウ株式会社 艶消し樹脂組成物
US5311057A (en) * 1992-11-27 1994-05-10 Motorola Inc. Lead-on-chip semiconductor device and method for making the same
US5377072A (en) * 1994-01-10 1994-12-27 Motorola Inc. Single metal-plate bypass capacitor
KR100253028B1 (ko) * 1994-11-10 2000-04-15 로데릭 더블류 루이스 반도체장치용다층리드프레임
US5965936A (en) 1997-12-31 1999-10-12 Micron Technology, Inc. Multi-layer lead frame for a semiconductor device
US5633785A (en) * 1994-12-30 1997-05-27 University Of Southern California Integrated circuit component package with integral passive component
US6014586A (en) * 1995-11-20 2000-01-11 Pacesetter, Inc. Vertically integrated semiconductor package for an implantable medical device
US6563192B1 (en) 1995-12-22 2003-05-13 Micron Technology, Inc. Semiconductor die with integral decoupling capacitor
US6285070B1 (en) 1995-12-22 2001-09-04 Micron Technology, Inc. Method of forming semiconductor die with integral decoupling capacitor
US7321485B2 (en) 1997-04-08 2008-01-22 X2Y Attenuators, Llc Arrangement for energy conditioning
US7336468B2 (en) 1997-04-08 2008-02-26 X2Y Attenuators, Llc Arrangement for energy conditioning
US9054094B2 (en) 1997-04-08 2015-06-09 X2Y Attenuators, Llc Energy conditioning circuit arrangement for integrated circuit
US5982018A (en) 1997-05-23 1999-11-09 Micron Technology, Inc. Thin film capacitor coupons for memory modules and multi-chip modules
US6054754A (en) 1997-06-06 2000-04-25 Micron Technology, Inc. Multi-capacitance lead frame decoupling device
US6515359B1 (en) * 1998-01-20 2003-02-04 Micron Technology, Inc. Lead frame decoupling capacitor semiconductor device packages including the same and methods
US6114756A (en) * 1998-04-01 2000-09-05 Micron Technology, Inc. Interdigitated capacitor design for integrated circuit leadframes
US6770963B1 (en) * 2001-01-04 2004-08-03 Broadcom Corporation Multi-power ring chip scale package for system level integration
US6700794B2 (en) * 2001-07-26 2004-03-02 Harris Corporation Decoupling capacitor closely coupled with integrated circuit
US7211884B1 (en) 2002-01-28 2007-05-01 Pacesetter, Inc. Implantable medical device construction using a flexible substrate
US6903448B1 (en) 2002-11-12 2005-06-07 Marvell International Ltd. High performance leadframe in electronic package
GB2439862A (en) 2005-03-01 2008-01-09 X2Y Attenuators Llc Conditioner with coplanar conductors
FR3038105B1 (fr) * 2015-06-29 2017-08-04 Oberthur Technologies Module equipe d'un condensateur et d'une antenne, avec disposition d'electrode de condensateur amelioree

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2091035B (en) * 1981-01-12 1985-01-09 Avx Corp Integrated circuit device and sub-assembly
US4527185A (en) * 1981-01-12 1985-07-02 Avx Corporation Integrated circuit device and subassembly
DE3214991A1 (de) * 1982-04-22 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Halbleiterbaustein mit diskretem kondensator
US4458294A (en) * 1982-07-28 1984-07-03 Corning Glass Works Compliant termination for ceramic chip capacitors
DE3303779A1 (de) * 1983-02-04 1984-08-16 Hoechst Ag, 6230 Frankfurt Verfahren zur herstellung eines katalytisch wirksamen elektrodenmaterials fuer sauerstoffverzehr-elektroden
JPS59145047U (ja) * 1983-03-17 1984-09-28 九州日本電気株式会社 半導体装置
FR2584865B1 (fr) * 1985-07-12 1988-06-17 Inf Milit Spatiale Aeronaut Composant electronique comportant un condensateur
US4734819A (en) * 1985-12-20 1988-03-29 Rogers Corporation Decoupling capacitor for surface mounted leadless chip carrier, surface mounted leaded chip carrier and pin grid array package
US4903113A (en) * 1988-01-15 1990-02-20 International Business Machines Corporation Enhanced tab package
JPH01239964A (ja) * 1988-03-22 1989-09-25 Nec Corp 半導体集積回路の電源配線レイアウト法
EP0370743A1 (en) * 1988-11-21 1990-05-30 Honeywell Inc. Decoupling filter leadframe assembly
JPH02158147A (ja) * 1988-12-09 1990-06-18 Fujitsu Ltd 半導体装置
US4989117A (en) * 1990-02-12 1991-01-29 Rogers Corporation Molded integrated circuit package incorporating thin decoupling capacitor

Also Published As

Publication number Publication date
DE69126115D1 (de) 1997-06-19
EP0493967B1 (en) 1997-05-14
CA2058143C (en) 1998-12-29
JPH0575017A (ja) 1993-03-26
CA2058143A1 (en) 1992-07-03
US5140496A (en) 1992-08-18
EP0493967A1 (en) 1992-07-08
DE69126115T2 (de) 1997-11-13

Similar Documents

Publication Publication Date Title
JP2961673B2 (ja) 直接式マイクロ回路の減結合装置
US6538313B1 (en) IC package with integral substrate capacitor
US8564049B2 (en) Flip chip contact (FCC) power package
US6706557B2 (en) Method of fabricating stacked die configurations utilizing redistribution bond pads
US5793108A (en) Semiconductor integrated circuit having a plurality of semiconductor chips
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US4891687A (en) Multi-layer molded plastic IC package
US6541846B2 (en) Dual LOC semiconductor assembly employing floating lead finger structure
US6831353B2 (en) Interdigitated leads-over-chip lead frame and device for supporting an integrated circuit die
US8053278B2 (en) Multi-chip package type semiconductor device
US6780680B2 (en) Methods of fabricating multilevel leadframes and semiconductor devices
US6426559B1 (en) Miniature 3D multi-chip module
US6920688B2 (en) Method for a semiconductor assembly having a semiconductor die with dual heat spreaders
US6838768B2 (en) Module assembly for stacked BGA packages
WO2006072032A2 (en) Flip chip contact(pcc) power package
US20020135049A1 (en) Electronic package with surface-mountable device built therein
US5239199A (en) Vertical lead-on-chip package
JP2001156251A (ja) 半導体装置
US5559305A (en) Semiconductor package having adjacently arranged semiconductor chips
US8097952B2 (en) Electronic package structure having conductive strip and method
EP0495629B1 (en) Vertical lead-on-chip package
US9337132B2 (en) Methods and configuration for manufacturing flip chip contact (FCC) power package
JP2852112B2 (ja) 半導体集積回路装置
US5905308A (en) Bond pad for integrated circuit
JP3942495B2 (ja) 半導体装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080806

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090806

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100806

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110806

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees