JPS5886649A - ウオツチドツグタイマ - Google Patents
ウオツチドツグタイマInfo
- Publication number
- JPS5886649A JPS5886649A JP56184111A JP18411181A JPS5886649A JP S5886649 A JPS5886649 A JP S5886649A JP 56184111 A JP56184111 A JP 56184111A JP 18411181 A JP18411181 A JP 18411181A JP S5886649 A JPS5886649 A JP S5886649A
- Authority
- JP
- Japan
- Prior art keywords
- time
- processor
- reset
- processing
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発＠は、ソフトウェアが暴走し′ｌｔ場合にｆｔ匝を
自動的に復旧させるウォッチドッグタイマの改員に関す
るものである。
自動的に復旧させるウォッチドッグタイマの改員に関す
るものである。
ノイズ勢の偶発的な外乱によってソフトフェアが暴走し
た場合嬬、可及的速やかに７′ロセｙ ｔ を強制的に
リセットする必要がおる。従来からこの目的でウォッチ
ドッグタイマと呼ばれる、プロセラｔのアクセスによっ
てリセットされるタイマを設け、設定された一定時間内
にアクセスがないとき暴走と判定してプロセッサに対し
てリセット信号を発生する方式が用いられている。
た場合嬬、可及的速やかに７′ロセｙ ｔ を強制的に
リセットする必要がおる。従来からこの目的でウォッチ
ドッグタイマと呼ばれる、プロセラｔのアクセスによっ
てリセットされるタイマを設け、設定された一定時間内
にアクセスがないとき暴走と判定してプロセッサに対し
てリセット信号を発生する方式が用いられている。
第１図はウォッチドッグタイマの概念的構成を示してい
る。１Ｆｉウオツチドツグタイマであって、一定の設定
時間Ｔｔ−有するタイマからなる。ウォッチドッグタイ
マ１にはプロセッサのアクセス信号ＳＥＬがリセット入
力として加えられておｐ１常時は信号ＳＥＬが一定時間
ごとに発生するのに応じて、リセットと再起動を繰ｐ返
えしている。ソフト９エアの暴走によりてプＥｌ ’ｋ
ｙすのアクセスが行われなくなシ、タイマ１が設定時
間Ｔ内にリセットされなかったときはタイマ１は出力を
発生し、この出力はリセット信号ｎｘｓｘｒとしてプロ
セッサに与えられてこれ會リセットする。設定時間Ｔは
プロセッサの正常動作時のアクセス間隔よシ長く選はれ
ておシ、設定時間Ｔｔ超えてプロセッサのアクセスが行
われなかったことによりて、プロセッサの異常を判定し
て強制的にリセットすることができる。
る。１Ｆｉウオツチドツグタイマであって、一定の設定
時間Ｔｔ−有するタイマからなる。ウォッチドッグタイ
マ１にはプロセッサのアクセス信号ＳＥＬがリセット入
力として加えられておｐ１常時は信号ＳＥＬが一定時間
ごとに発生するのに応じて、リセットと再起動を繰ｐ返
えしている。ソフト９エアの暴走によりてプＥｌ ’ｋ
ｙすのアクセスが行われなくなシ、タイマ１が設定時
間Ｔ内にリセットされなかったときはタイマ１は出力を
発生し、この出力はリセット信号ｎｘｓｘｒとしてプロ
セッサに与えられてこれ會リセットする。設定時間Ｔは
プロセッサの正常動作時のアクセス間隔よシ長く選はれ
ておシ、設定時間Ｔｔ超えてプロセッサのアクセスが行
われなかったことによりて、プロセッサの異常を判定し
て強制的にリセットすることができる。
一方、ソフトウェアの地理内容は一般にイニシアル処層
と通常処理とに分かれ、それぞれに異なる時間を必要と
する場合が多い、嬉２図はソフト９エアの構成を示すフ
ローチャートである。すなわちスタート後まず時間゛ｔ
１を要してイニシアル処理が行われ、次に時間量２で通
常処理が繰夛返えし行われるが、この通常処理の開始時
前述のクオッチドッグタイマのアクセスが行われ、タイ
マが再起動されるようになっている。
と通常処理とに分かれ、それぞれに異なる時間を必要と
する場合が多い、嬉２図はソフト９エアの構成を示すフ
ローチャートである。すなわちスタート後まず時間゛ｔ
１を要してイニシアル処理が行われ、次に時間量２で通
常処理が繰夛返えし行われるが、この通常処理の開始時
前述のクオッチドッグタイマのアクセスが行われ、タイ
マが再起動されるようになっている。
この場合、ワオッチドッグタイマはスタート時起動する
ため、その設定時間ＴＩＩ′ｉ時間ｔ１と１２のうちの
長い方【基準として定める必要があるが、イニシアル銀
塩の量が通常処理に比べて多い場合はｔｌ＞＞ｔｌとな
る。従って仁のような場合は、タイマの設定時間ｒＦｉ
通常処塩の時間ｔ２に比べて着しく長くなり、通常処理
時に発”生じたソフトウェアの暴走に対しては、ワオッ
チドッグタイマによる保鍮はその効果が十分でなくなる
。このようにイニシアル処理の量が通常処理の量に比べ
て多くなること祉、ソフトウェアの開始時にメモリ領域
の輯定を行うような場合に′は、往々にして生じる。
ため、その設定時間ＴＩＩ′ｉ時間ｔ１と１２のうちの
長い方【基準として定める必要があるが、イニシアル銀
塩の量が通常処理に比べて多い場合はｔｌ＞＞ｔｌとな
る。従って仁のような場合は、タイマの設定時間ｒＦｉ
通常処塩の時間ｔ２に比べて着しく長くなり、通常処理
時に発”生じたソフトウェアの暴走に対しては、ワオッ
チドッグタイマによる保鍮はその効果が十分でなくなる
。このようにイニシアル処理の量が通常処理の量に比べ
て多くなること祉、ソフトウェアの開始時にメモリ領域
の輯定を行うような場合に′は、往々にして生じる。
本発明は、このような従来技術の欠点を除去しようとす
るものでろって、その目的は、イニシアル処理に要する
時間と通常処理に要する時間とが異なる場合にも、いず
れの処理時にもソフトウェアの暴走に対して有効に保−
を行うことができる９オツｆ ドックタイマを提供する
ことにある。
るものでろって、その目的は、イニシアル処理に要する
時間と通常処理に要する時間とが異なる場合にも、いず
れの処理時にもソフトウェアの暴走に対して有効に保−
を行うことができる９オツｆ ドックタイマを提供する
ことにある。
以下、実施例について本発＠を評細に説明する。
第５図は本発明のウォッチドッグタイマの一実施例の構
成を示している。同図において、１１はＤタイプ・フリ
ップフロッグ（ｊ）−７’、ＪＰ）、 １２はリトリ
ガラブル・モノステープル・マルチバイブレータ（モノ
マルチ）、１５はスイッチ、１４．１５は時定数回路で
ある。
成を示している。同図において、１１はＤタイプ・フリ
ップフロッグ（ｊ）−７’、ＪＰ）、 １２はリトリ
ガラブル・モノステープル・マルチバイブレータ（モノ
マルチ）、１５はスイッチ、１４．１５は時定数回路で
ある。
第５図においてＤ−Ｆ、ＦｌｌにはそのＤ入力にハイレ
ベルの信号が常時入力され、クロック人力Ｃに一プロセ
ッサのアクセス信号１１１ｊＬか入力されている。
ベルの信号が常時入力され、クロック人力Ｃに一プロセ
ッサのアクセス信号１１１ｊＬか入力されている。
ｔ＆リセット人力Ｒにプロセラｔのリセット信号が加え
られている。ソフトウェアのスタート時Ｄ−Ｆ、ＩＭ１
は９セツトされてお夛、そのＱ出力はローレベルである
が、プロセッサのアクセス信１）１１１Ｌが入力され食
後はＤ−：Ｉ’、Ｆ １１ Ｆｉ上セツトれて、Ｑ出力
はハイレベルとなる。
られている。ソフトウェアのスタート時Ｄ−Ｆ、ＩＭ１
は９セツトされてお夛、そのＱ出力はローレベルである
が、プロセッサのアクセス信１）１１１Ｌが入力され食
後はＤ−：Ｉ’、Ｆ １１ Ｆｉ上セツトれて、Ｑ出力
はハイレベルとなる。
一方、モノマルチ１２はスイッチ１５ｉ介して、時定数
回路１．４．１５のいずれか一方ｔ−選択して接続サレ
るとともに、ソフトウェアのスタート給電源を投入され
て動作を開始する。時定数回路１４．１５はそれぞれ異
なる時定数を有する抵抗とコンデンサの直列回路からな
シ、これによってモノマルチ１２は、電源投入後筐九は
リセット後時定数回路１４、１５によって定まるそれぞ
れ時間Ｔ１またはＴ２のパルスを発生するが、パルス発
生後、時定数回路によって定まる時間に達しないうちに
リセットされたと鳶は、その時間から再びＮじ時間量の
パルス奮発生する。
回路１．４．１５のいずれか一方ｔ−選択して接続サレ
るとともに、ソフトウェアのスタート給電源を投入され
て動作を開始する。時定数回路１４．１５はそれぞれ異
なる時定数を有する抵抗とコンデンサの直列回路からな
シ、これによってモノマルチ１２は、電源投入後筐九は
リセット後時定数回路１４、１５によって定まるそれぞ
れ時間Ｔ１またはＴ２のパルスを発生するが、パルス発
生後、時定数回路によって定まる時間に達しないうちに
リセットされたと鳶は、その時間から再びＮじ時間量の
パルス奮発生する。
今、Ｄ−！、１１１のＱ出力によりてスイッチ１５【１
１１Ｊ御し、Ｑ出力がローレベルのと龜は、モノマルチ
１２は時定数回路１４を接続されて時間Ｔ１のパルス七
発生し、Ｑ出力がハイレベルのときは、モノ。
１１Ｊ御し、Ｑ出力がローレベルのと龜は、モノマルチ
１２は時定数回路１４を接続されて時間Ｔ１のパルス七
発生し、Ｑ出力がハイレベルのときは、モノ。
マルチ１２は時定数回路１５を接続されて時間Ｔ２のパ
ルスを発生するようにし′、モノマルチ１２の反転出力
′ａをリセット信号ＲＥＢＩＴとしてプロセッサに供給
するようにする。時間Ｔ＋ ｔ’前述のプロセッサのイ
ニシアル銀塩の特開＃１に対してＴ１≧ｔ１になるよう
にし、時間７’２ ｔ−前述のプロセッサの通常処理の
時間ｔ２に対してＴ２≧蓼２になるように選んでおく、
イニシアル処境時においては、ソフトウェアのスタート
後イニシアル処理の時間Ｃ１が経過し時間Ｔ１に達して
もプロセッサのアクセスが行われなけれは、モノマルチ
１２からプロセッサのリセット信号が発生する。まえ通
常処理時において社、前−の処理終了後通常銀塩の時間
量２が経過し時間Ｔ２に適してもプロセッサのアクセス
が行われなけレバ、モノマルチ１２からプロセッサのリ
セット信号が発生する。
ルスを発生するようにし′、モノマルチ１２の反転出力
′ａをリセット信号ＲＥＢＩＴとしてプロセッサに供給
するようにする。時間Ｔ＋ ｔ’前述のプロセッサのイ
ニシアル銀塩の特開＃１に対してＴ１≧ｔ１になるよう
にし、時間７’２ ｔ−前述のプロセッサの通常処理の
時間ｔ２に対してＴ２≧蓼２になるように選んでおく、
イニシアル処境時においては、ソフトウェアのスタート
後イニシアル処理の時間Ｃ１が経過し時間Ｔ１に達して
もプロセッサのアクセスが行われなけれは、モノマルチ
１２からプロセッサのリセット信号が発生する。まえ通
常処理時において社、前−の処理終了後通常銀塩の時間
量２が経過し時間Ｔ２に適してもプロセッサのアクセス
が行われなけレバ、モノマルチ１２からプロセッサのリ
セット信号が発生する。
なお上述の実施例においては、イニ７アル処理の時間が
通常処理の時間よシも長い場合について説明したが、本
発明の９オクチドツグタイマＦｉ、この場合に限らず逆
にイニクアル処理の時間が通常処理の時間よシ短い場合
であっても、タイマにおけるそれぞれの設定時間の選定
によって適用し得るものであることは言うまで□もない
。
通常処理の時間よシも長い場合について説明したが、本
発明の９オクチドツグタイマＦｉ、この場合に限らず逆
にイニクアル処理の時間が通常処理の時間よシ短い場合
であっても、タイマにおけるそれぞれの設定時間の選定
によって適用し得るものであることは言うまで□もない
。
以上説明しえように、本発明の９オツチドツグ・タイマ
によれば、イニシアル処墳と通常処理とに対してそれぞ
れ異なる時間を設定することができ、イニシアル処塩の
場合でも通常処理の場合でも、いずれもその処理時間が
経過して設定時間に達してもプロセッサのア、クセスが
行われないときは、ソフトワエアの暴走と判定してプロ
セッｔｔリセットすることができるので、イニシアルも
理の量が通常処理の量より多いような場合でも、支障な
くプロセッサの暴走保−・を行うことができるので甚だ
効果的である。
によれば、イニシアル処墳と通常処理とに対してそれぞ
れ異なる時間を設定することができ、イニシアル処塩の
場合でも通常処理の場合でも、いずれもその処理時間が
経過して設定時間に達してもプロセッサのア、クセスが
行われないときは、ソフトワエアの暴走と判定してプロ
セッｔｔリセットすることができるので、イニシアルも
理の量が通常処理の量より多いような場合でも、支障な
くプロセッサの暴走保−・を行うことができるので甚だ
効果的である。
４図内の一率＆説明
、１３１図はウォッチドッグタイマの概念的構成を示す
図、′ｌ５２−はノット９エアの構成を示すタイムチャ
ート５ｒｓ−は本発明のウォッチドッグタイマの一実施
例の構成を示すプロツク図である。
図、′ｌ５２−はノット９エアの構成を示すタイムチャ
ート５ｒｓ−は本発明のウォッチドッグタイマの一実施
例の構成を示すプロツク図である。
１″′ワオツチドツグタイマ、１１・・・Ｄタイプ、フ
リップフロップ（Ｄ −Ｆ、！ ）％ １２・・・リト
リガラプル・モノステーブル・マルチバイブレータ（モ
ノマルチ）、１３・・・スイッチ、１４．１５・・・時
定数回路特許出願人富士通株式会社 代理人弁理士玉蟲久五部 （外５名）
リップフロップ（Ｄ −Ｆ、！ ）％ １２・・・リト
リガラプル・モノステーブル・マルチバイブレータ（モ
ノマルチ）、１３・・・スイッチ、１４．１５・・・時
定数回路特許出願人富士通株式会社 代理人弁理士玉蟲久五部 （外５名）
Claims (1)
- 【特許請求の範囲】 所定の時間内にプロセッサのアクセスが行われなかった
と龜プ四セツすをリセットするウォッチドッグタイマに
おいて、２１ｓ類の異なる時間を設開始後最初の処理に
対ゐして前記タイマ手段ｔｇ１の時間状態にするととも
に、プロセッサからのアクセ・黒信号を受けたとき前記
タイマ手Ｒｔ−ＩＩ２０時間状態にすること【４Ｉ黴と
するウォッチドッグタイマ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184111A JPS5886649A (ja) | 1981-11-17 | 1981-11-17 | ウオツチドツグタイマ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56184111A JPS5886649A (ja) | 1981-11-17 | 1981-11-17 | ウオツチドツグタイマ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5886649A true JPS5886649A (ja) | 1983-05-24 |
| JPS641813B2 JPS641813B2 (ja) | 1989-01-12 |
Family
ID=16147575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56184111A Granted JPS5886649A (ja) | 1981-11-17 | 1981-11-17 | ウオツチドツグタイマ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5886649A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200357A (ja) * | 1983-04-28 | 1984-11-13 | Oki Electric Ind Co Ltd | ウオツチドツグタイマ回路 |
| JPS60252961A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 情報処理装置のプログラム障害監視装置 |
| JPS62239245A (ja) * | 1986-04-11 | 1987-10-20 | Hitachi Ltd | プログラム暴走検出方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5152256A (en) * | 1974-11-01 | 1976-05-08 | Hitachi Ltd | Maikurokonpyuutano puroguramukanshihoshiki |
-
1981
- 1981-11-17 JP JP56184111A patent/JPS5886649A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5152256A (en) * | 1974-11-01 | 1976-05-08 | Hitachi Ltd | Maikurokonpyuutano puroguramukanshihoshiki |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59200357A (ja) * | 1983-04-28 | 1984-11-13 | Oki Electric Ind Co Ltd | ウオツチドツグタイマ回路 |
| JPS60252961A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 情報処理装置のプログラム障害監視装置 |
| JPS62239245A (ja) * | 1986-04-11 | 1987-10-20 | Hitachi Ltd | プログラム暴走検出方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS641813B2 (ja) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5886649A (ja) | ウオツチドツグタイマ | |
| JPS59200357A (ja) | ウオツチドツグタイマ回路 | |
| GB1593825A (en) | Electrical timing apparatus | |
| JPH01246602A (ja) | プログラマブルコントローラ用特殊機能ユニット | |
| JP2631541B2 (ja) | プログラマブルコントローラ | |
| JPH04205152A (ja) | 制御装置の監視装置 | |
| JPS57134731A (en) | Reset circuit for central processing unit | |
| JPS5836475A (ja) | 感熱記録装置 | |
| JPS5922148A (ja) | 診断方式 | |
| JPH04287234A (ja) | 処理多重度制御方式 | |
| JPS603735A (ja) | デ−タ処理装置 | |
| JPS605356A (ja) | 自己監視タイマ方式 | |
| JPS5679357A (en) | Control unit having hierarchical processor and memory | |
| JPS6033654A (ja) | マイクロプロセツサ間デ−タ転送方式 | |
| JPS58114384A (ja) | 記憶装置制御方式 | |
| JPH05342059A (ja) | マイクロプロセッサの異常監視方法及びその実現回路 | |
| JPS58181388A (ja) | 遠方監視制御装置のプログラム管理方法 | |
| JPH0232645B2 (ja) | ||
| JPH01149637A (ja) | ポーリング制御応答監視方式 | |
| JPS59223860A (ja) | デ−タ処理装置の故障診断方法 | |
| JPH0239143B2 (ja) | ||
| JPS622445B2 (ja) | ||
| JPS59195729A (ja) | 入出力装置制御方式 | |
| JPS61182590A (ja) | タイマ−カウンタ方式 | |
| JPS6043729A (ja) | タイマ制御装置 |