JPS6043729A - タイマ制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は情報処理装置のタイマ制御装置に関する。

従来技術 この種のタイマ制御装置は、基準時間が経過したことを
基準時間経過毎に中央処理装置に対し割込みによって知
らせるものであるが、従来の殆どのタイマ制御装置では
、基準時間が一定で、基準時間を動作の途中で変更する
ことができないという欠点があった。まだ、基準時間を
変更できる従来のタイマ制御装置では、基準時間を変更
する時に、それ以前にセットされた基準時間による割込
みを起した時点から新しい基準時間をセットする時点寸
での経過時間をプログラムにょシ計算し。

この割算した経過時間を用いてプログラムによって新し
い基準時間による次の割込みを補正する等の処理が必要
てあった。そのため、グイナミ、りに任意の時点で、任
意の基準時間をセットし、タイマ動作を実行させるとい
う制御ができない欠点があった。

発明の目的 本発明の目的は、上記欠点を解決し、タイマ制御動作を
実行中でも途中で基準時間を変更するととができ、かつ
基準時間を変更した時には、現在のタイマ値を、先の基
準時間による割込みを起した時から基準時間を変更した
時までの経過時間を使用して轟該制御装置内で補正し、
その後この新しい基準時間が経過したことを新しい基準
時間が経過する毎に中央処理装置に対して割込みにより
知らせることができるタイマ制御装置を提供することに
ある。

発明の構成 本発明は、中央処理装置からの指冷によりセットされる
基準時間を保持する第１の保持手段と。

現在のタイマ値を保持する第２の保持手段と、この第２
の保持手段の内容を一定時間経過毎に１ずつ減算する第
１の減算手段と、第２の保持手段の内容が零になったと
きに、第１の保持手段の内容を第２の保持手段にセット
する第１のセット手段及び中央処理装置に対して割込み
を起こす第１の割込み手段と、この割込みが起きた時か
らの経過時間を保持する第３の保持手段と、この第３の
保持手段の内容を一定時間経過毎に１ずつ加算する加算
手段と、第２の保持手段の内容が零になったときに第３
の保持手段を零にリセットする第１のリセット手段と、
中央処理装置からの指令により新たな基準時間がセット
された時、第１の保持手段に保持された新たな基準時間
から第３の保持手段の内容を減算する第２の減算手段と
、この第２の減算手段による減算結果が零または正のと
きこの減算結果の内容を前記第２の保持手段にセットす
る第２のセット手段と、第２の減算手段による減算結果
が負のときに、第１の保持手段の内容を第２の保持手段
にセ、１・する第３のセット手段。

第３の保持手段を零にリセットする第２のリセット手段
、及び中央処理装置に対して割込みを起こす第２の割込
み手段から構成される。

この発明の実施例 次に本発明の実施例を図面を参照して説明する。

第１図は本発明によるタイマ制御装量を使用した情報処
理装置の概略を示したブロック図である。

図において、１は中央処理装置、２は記憶装置。

３は入出力制御装置、４はタイマ制御装置を示し。

これら各装置１〜４は共通バス５に接続されている。入
出力制御装置３及びタイマ制御装置４は中央処理装置１
からの指令によシ動作する。データ転送は記憶装置２と
の間で行われ、動作が終了すると中央処理装置１に割込
みを起し、動作が終了したことを知らせる。

次にタイマ制御装置４の動作について簡単に説明する。

先ず、中央処理装置１からタイマ制御装置４に対してタ
イマセット命令が実行されると。

タイマ制御装置４は基準時間なるタイマ値を自装置内に
保持する。次に中央処理装置］かもタイマ制御装置４に
対してタイマ起動命令が実行されると、タイマ制御装置
４はタイマ動作を開始する。

この動作が開始されると、タイマ制御装置４は一定時間
経過毎にタイマ値を１ずつ減算し、このタイマ値が零に
なると中央処理装置１に対して割込みを起こして基準時
間が経過したことを知らせる。

その後、タイマ制御装置４は再び自装置内で前記タイマ
値（基準時間）を自動的に再セットして前述の動作を繰
シ返す。

このような動作の途中で、中央処理装置１からの指令に
より新しいタイマ値（新しい基準時間）がタイマ制御装
置４にセットされると、タイマ制御装置４はこの新しい
タイマ値を使用して動作する。

第２図は第１図に示したタイマ制御装置４の一実施例の
構成を示したブロック図である。

笛２図を参照すると、　ＲＯＭ　（読出し専用メモリ〕
２４には本タイマ制御装置４（第１図）をマイクロプロ
グラム制（至）するためのマイクロ命令が格納されてい
る。ＲＯＭ　２４はマイクロプログラム制御回路２５に
より順次アクセスされ、その内容は１つのマイクロ命令
としてマイクロプログラム制御回路２５によシ解読され
実行される。演算回路２３はメモリ２７．アキュムレー
タ２６或いはバスレジスタ２】からのデータに対して演
算を実行し、その結果をメモリ２７．アキュムレータ２
６或いはバスレジスタ２１に格納する。

ここで、メモリ２７の内容の一部として、第３図に示さ
れるように、アドレスＡにはタイマ値（基準時間）、ア
ドレス（Ａ＋１）には経過時間。

アドレス（Ａ＋２）には現在のタイマ値が格納される。

又、アキームレータ２６は演算結果を一時格納するレジ
スタである。・ぐスレジスタ２１は。

中央処理装置１（第１図）から命令を受信した時。

命令の機能コードなどを格納したシする時に使用するレ
ジスタである。

以下、第１図、第２図、及び第３図を参照してタイマ制
御装置４の動作を更に詳細に説明する。

マイクロプログラムの流れは、第４図に示す如り、ハス
５からの命令を受信するか、又はカウンタ制御回路２８
からの割込みを検出するまで待機している。中央処理装
置１から命令が実行されると、バス起動応答回路２２が
この命令を検出して。

線３１によりハス５上のデータをバスレジスタ２１に格
納する。中央処理装置１からの命令がタイマセット命令
であるならば、バスレジスタ２１ｎ　（Ｄ　ｆ″−Ｊ　
ｆ、ｂ　、Ｌ　Ｊ　４　？（ｌｆＡ；・”ＤｏＥ＠　２
３　ｆ＊　、１ζ、してメモリ２７の指定のエリア、す
なわちアドレスＡに格納される。

次に、中央処理装置１からの最初のタイマ起動命令が実
行されると、バス起動応答回路２２がこのタイマ起動命
令を検出して、マイクロプログラムによシタイマ起動命
令であることがチェックされると、カウンタ制御回路２
８をリセットすると同時に、メモリ２７内のアドレス（
Ａ＋１）の経過時間もリセットする。

そしてカウンタ制御回路２８０カウント動作の開始を許
可すると同時に、メモリ２７内のアドレスＡの内容（タ
イマ値）をアドレス（Ａ＋２）にセットする。その後９
発振回路２９からの一定周期の信号によシ、カウンタ制
御回路２８内のカウンタの内容がカウントアツプ（＋１
加算）され。

やがて該カウンタがオーバーフローすると、線３２を通
してマイクロプログラム制御回路２５に割込みを起す。

マイクロプログラムがこの割込みを検出すると、メモリ
２７内のアドレス（Ａ＋１）の内容を＋１加算し、アド
レス（Ａ＋２）の内容を＋１減算（−１加算）する。

このようにして、カウンタ制御回路２８内のカウンタが
オーバーフローする毎に、メモリ２７内のアドレス（Ａ
＋１）、アドレス（Ａ＋２　）の内容が、それぞれ＋１
．−１加算される。

そして、マイクロプログラムによシフモリ２フ内のアド
レス（Ａ＋２）の内容が零になったのを検出すると、メ
モリ２７内のアドレス（Ａ＋１）の内容を零、アドレス
（Ａ＋２）にアドレスＡの内容を再びセットした後、中
央処理装置１に割込みを起こし、指定された時間（基準
時間）が経過したことを知らせる。

ここで、上記中央処理装置１に対する割込みを起こす場
合、先ず、中央処理装置１のチャネルや割込ミレベルを
バスレジスタ２１にセットして割込み起動準備をし、そ
の準備ができた後、パス起　・動応答回路２２を起動し
て中央処理装置１に割込みを起こす。中央処理装置１に
割込みが受信されたことをバス起動応答回路２２が検出
し、さらにマイクロプログラムが検出すると９割込み処
理を終了する。

その後、上述の動作を再び繰シ返す。

ところで、上述の動作の途中２すなわちメモリ２７内の
アドレス（Ａ＋２）の内容が零になる以前に、中央処理
装置］よシタイマセット命令及び起動命令が実行される
と１本タイマ制御装置４は。

これを受信して新しいタイマ値（新しい基準時間）をメ
モリ２７内のアドレスＡにセットすると同時に、現在ま
での経過時間を保持しているアドレス（Ａ　＋　１．　
）の内容を使用して、アドレスＡの内容からアドレス（
Ａ　−１−］、　）の内容を減算し、この減算結果が零
又は正のときはこの減算結果をアドレス（Ａ＋２）にセ
ットする。

すなわち、新しいタイマ値が動作の途中でセットされた
時、メモリ２７内のアドレス（Ａ＋２）に保持されてい
る現在のタイマ値を、アドレス（Ａ＋１）に保持されて
いる現在までの経過時間を使用して補正した後、そのま
まタイマ動作を継続する。この間、カウンタ制釧回路２
８のカウント動作は、リセット及び停止されることなく
実行され、以後、メモリ２７内のアドレスＡに保持され
た新しいタイマ値によるタイマ動作が実行される。

そして、メモリ２７内のアドレス（Ａ＋２）に保持され
た内容、すなわち現在のタイマ値が零になったのを検出
すると、前述したのと同様に、メモリ２７内のアドレス
（Ａ　＋１．　）の内容を零、新しいタイマ値を保持し
ているアドレスＡの内容ヲ再びアドレス（Ａ＋２　）に
セットした後、中央処理装置１に割込みを起こし、補正
された新しいタイマ値による時間が経過したことを知ら
せる。その後、この新しいタイマ値による時間が経過す
る毎に中央処理装置１に対して割込みを起こすことを繰
り返す。これらの動作は、中央処理装置１から再び次の
タイマ値がセットされる寸で継続される。

尚、前述の新しいタイマ値がすでに経過している時間よ
り小さい場合、すなわちメモリ２７内のアドレスＡの内
容からアドレス（Ａ　＋１．　、、）の内容を減算した
結果が負の場合は、マイクロプログラムがこれを検出し
て直ちに中央処理装置１に割込みを起こす処理に入る。

発明の効果 本発明は２以上説明したように、轟該タイマ制御装置に
対して新しい基準時間によるタイマ動作が指令された時
、以前の基準時間で実行されていた現在のタイマ値を、
現在までの経過時間を使用して自タイマ制御装置内で補
正することにより。

プログラムによる言−１算を必要としないダイナミック
なタイマ制御を実行できるという効果がある。

【図面の簡単な説明】

第１図は本発明によるタイマ制御装置を使用した情報処
理装置の概略構成を示しだブロック図。 第２図は第１図のタイマ制御装置４の一実施例の構成を
示したブロック図、第３図は第２図のメモリ２７の内容
の一部を示した図、第４図は本発明によるタイマ制御装
置のマイクロプロゲラｌ、の流れの概要を示したフロー
チャートである。 １・・・中央処理装置、２・・・記憶装置、３・・・人
出力制御装置、４・・夕・イマ制御装置７５・・・共通
パス。 ２１・・・パスレジスタ、２２・・・パス起動応答回路
。 ２３・・・演算回路、２４・・・ＲＯＭ　、　２５・・
・マイクロプログラム制御回路、２６・・・アキュムレ
ータ、２７・・・メモリ、２８・・・カウンク制御回路
、２９・・・発振回路。 第１図 第３図 （□−一）−一一一ノ

Claims (1)

【特許請求の範囲】
1. １、　中央処理装置からの指令によシセットされる基準
   時間を保持する第１の保持手段と、現在のタイマ値を保
   持する第２の保持手段と、該第２の保持手段の内容を一
   定時間経過毎に１ずつ減算する第１の減算手段と、前記
   第２の保持手段の内容が零になったときに前記第１の保
   持手段の内容を前記第２の保持手段にセットする第１の
   セット手段と、前記第２の保持手段の内容が零になった
   ときに前記中央処理装置に対して割込みを起こす第１の
   割込み手段と、該割込みが起きた時からの経過時間を保
   持する第３の保持手段と、該第３の保持手段の内容を前
   記一定時間経過毎に１ずつ加算する加算手段と、前記第
   ２の保持手段の内容が零になったときに前記第３の保持
   手段を零にリセットする第１のリセット手段と、前記中
   央処理装置からの指令によシ新たな基準時間がセットさ
   れた時、前記第１の保持手段に保持された前記性たな基
   準時間から前記第３の保持手段の内容を減算する第２の
   減算手段と、該第２の減算手段による減算結果が零又は
   正のとき、該減算結果を前記第２の保持手段にセットす
   る第２のセット手段と、前記第２の減算手段による減算
   結果が負のとき前記第１の保持手段の内容を前記第２の
   保持手段にセットする第３のセット手段と、前記第２の
   減算手段による減算結果が負のとき前記第３の保持手段
   を零にリセットする第２のリセット手段と、前記第２の
   減算手段による減算結果が負のとき前記中央処理装置に
   対して割込みを起こす第２の割込み手段とを有するタイ
   マ制御装置。