JPS605356A - 自己監視タイマ方式 - Google Patents
自己監視タイマ方式Info
- Publication number
- JPS605356A JPS605356A JP58113222A JP11322283A JPS605356A JP S605356 A JPS605356 A JP S605356A JP 58113222 A JP58113222 A JP 58113222A JP 11322283 A JP11322283 A JP 11322283A JP S605356 A JPS605356 A JP S605356A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- self
- normal
- clocks
- monitoring timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａ）０発明の技術分野
本発明はマイクロ・プロセッサ搭載装置に係り、特にプ
ログラム初期ルーチンとプログラム通常ルーチンとの監
視タイマ値をプログラム・アクセスにより切り替えて初
期状態から通常状態名監視を可能にした自己監視タイマ
方式に関するものである。
ログラム初期ルーチンとプログラム通常ルーチンとの監
視タイマ値をプログラム・アクセスにより切り替えて初
期状態から通常状態名監視を可能にした自己監視タイマ
方式に関するものである。
（ｂｌ、従来技術の問題点
自己監視タイマとはマイクロ・プロセッサ等に於いて、
一定時間間隔で決まった処理を実行させ、一定時間経過
しても処理（アクセス）が終了しない時は異常と見なし
警報を発する為に使用される機器である。
一定時間間隔で決まった処理を実行させ、一定時間経過
しても処理（アクセス）が終了しない時は異常と見なし
警報を発する為に使用される機器である。
従来技術によるとマイクロ・プロセッサ搭載の制御装置
等に於いて、例えば電源投入時の様な初期ルーチン時に
はレジスタ類の設定、メモリＲＡＭのクリア等の処理に
通常時より時間が長くかがるので（場合によっては数百
ｍＳ余分にががる）、通常ルーチン処理を対象として設
定された自己監視タイマでは、故障でないのに警報を発
することがある。
等に於いて、例えば電源投入時の様な初期ルーチン時に
はレジスタ類の設定、メモリＲＡＭのクリア等の処理に
通常時より時間が長くかがるので（場合によっては数百
ｍＳ余分にががる）、通常ルーチン処理を対象として設
定された自己監視タイマでは、故障でないのに警報を発
することがある。
此の為監視機能を停止させたり、又初期ルーチンの時間
内では擬似的に監視タイマのリセット処理を自発的に実
施していた。
内では擬似的に監視タイマのリセット処理を自発的に実
施していた。
然し前者の処置では初期ルーチンの時間内での自己監視
が不可能となり、後者の処置では本来の自己監視時間周
期が通常と異なると云う欠点があった。
が不可能となり、後者の処置では本来の自己監視時間周
期が通常と異なると云う欠点があった。
（Ｃ）１発明の目的
本発明の目的は従来技術の有する上記の欠点を除去し、
通常ルーチン処理の時も初期ルーチン処理の時も共通に
使用出来る自己監視タイマを提供することである。
通常ルーチン処理の時も初期ルーチン処理の時も共通に
使用出来る自己監視タイマを提供することである。
（ｄ）１発明の構成
上記の目的は本発明によれば、マイクロ・プロセッサを
使用して構成される装置に於いて、二種類のクロック、
前記二種類のクロックを切り替えるクロック切り替えゲ
ート及び前記クロック切り替えゲート出力のクロックを
計数するカウンタより構成され、初期ルーチン処理には
前記二種類のクロックの内低速度のクロックを使用し、
通常ルーチン処理には前記二種類のクロックの内高速度
のクロックを使用して計数することを特徴とする自己監
視タイマ方式を提供することにより達成される。
使用して構成される装置に於いて、二種類のクロック、
前記二種類のクロックを切り替えるクロック切り替えゲ
ート及び前記クロック切り替えゲート出力のクロックを
計数するカウンタより構成され、初期ルーチン処理には
前記二種類のクロックの内低速度のクロックを使用し、
通常ルーチン処理には前記二種類のクロックの内高速度
のクロックを使用して計数することを特徴とする自己監
視タイマ方式を提供することにより達成される。
（ｅ）８発明の実施例
本発明は監視タイマ用カウンタ群へ供給するクロックを
マイクロ・プロセッサ・アクセスにより切り替え、監視
タイマ値を可変とすることにより長時間の初期ルーチン
処理の自己監視を可能にするものである。
マイクロ・プロセッサ・アクセスにより切り替え、監視
タイマ値を可変とすることにより長時間の初期ルーチン
処理の自己監視を可能にするものである。
第１図は本発明の一実施例を示す図である。
第２図は第１図の動作を説明するタイム・チャートであ
る。
る。
図中、１はカウンタ群、２は切り替えゲート、ａはクロ
ック１の印加する端子、ｂはクロック２の印加する端子
、Ｃはマイクロ・プロセッサからのアクセス信号の印加
する端子、ｄばタイム・オーバー信号の出力端子である
。
ック１の印加する端子、ｂはクロック２の印加する端子
、Ｃはマイクロ・プロセッサからのアクセス信号の印加
する端子、ｄばタイム・オーバー信号の出力端子である
。
カウンタ群１はクロックを所定の数Ｎだげ計数するカウ
ンタで、定期的なマイクロ・プロセッサ・アクセス（Ｃ
Ｌ Ｒ）により全すセノＩ・される。
ンタで、定期的なマイクロ・プロセッサ・アクセス（Ｃ
Ｌ Ｒ）により全すセノＩ・される。
以下図に従って本発明の詳細な説明する。
通常時は、切り替えゲート２によりクロック２がカウン
タ群１に入力され、所定数Ｎ計数し異常検出時間値Ｔｄ
を超過すると、タイム・オーバー信号を出す。
タ群１に入力され、所定数Ｎ計数し異常検出時間値Ｔｄ
を超過すると、タイム・オーバー信号を出す。
通常時マイクロ・プロセッサにより全リセットされ、プ
ログラムが走行すると同時にカウンタ群１はクロック２
の計数を開始する。
ログラムが走行すると同時にカウンタ群１はクロック２
の計数を開始する。
異常検出時間値Ｔｄ内にプログラムが終了すると正常動
作と見なし、再びマイクロ・プロセッサのアクセスによ
り全リセットされ、次のプログラムがスタートする。
作と見なし、再びマイクロ・プロセッサのアクセスによ
り全リセットされ、次のプログラムがスタートする。
若しプログラムの動作に異常があり、異常検出時間値Ｔ
ｄを超過してもアクセスしない時はタイム・オーバー信
号を出し、警報を発する。
ｄを超過してもアクセスしない時はタイム・オーバー信
号を出し、警報を発する。
初期ルーチン処理の場合は切り替えゲート２によりクロ
ック１がカウンタ群１に入力され、計数される。
ック１がカウンタ群１に入力され、計数される。
クロック１はクロック２に比し低速度のクロックである
。
。
カウンタ群１がクロック２を所定の数Ｎだけカウントし
た時、時間がＴｄであるので、クロック１をカウンタ群
１が所定の数Ｎだけカウントするに要する時間Ｔｄ’
はＴｄより長くなる。
た時、時間がＴｄであるので、クロック１をカウンタ群
１が所定の数Ｎだけカウントするに要する時間Ｔｄ’
はＴｄより長くなる。
初期ルーチン処理の場合は前述した様に通常ルーチン処
理に比較して時間がかがるので、此の時間Ｔｄ’ を異
常検出時間値として使用する。
理に比較して時間がかがるので、此の時間Ｔｄ’ を異
常検出時間値として使用する。
第２図のタイム・チャートは此の状況を説明するもので
ある。
ある。
即ち初期ルーチン処理時間を’Ｉ’＋ｎｔ、通常ルーチ
ン処理時間をＴ ｎｏｒとすると、初期ルーチン処理の
時は Ｔｉｎｔ＜Ｔｄ″、通常ルーチン処理の時は Ｔ
ｎｏｒ＜Ｔｄと設定する。
ン処理時間をＴ ｎｏｒとすると、初期ルーチン処理の
時は Ｔｉｎｔ＜Ｔｄ″、通常ルーチン処理の時は Ｔ
ｎｏｒ＜Ｔｄと設定する。
（ｆ）０発明の効果
以上詳細に説明した様に本発明によれば、通常ルーチン
処理の時も初期ルーチン処理の時も一個の自己監視タイ
マを使用出来ると云う大きい効果がある。
処理の時も初期ルーチン処理の時も一個の自己監視タイ
マを使用出来ると云う大きい効果がある。
第１図は本発明の一実施例を示す図である。
第２図は第１図の動作を説明するタイム・チャートであ
る。 図中、１はカウンタ群、２は切り替えゲート、ａはクロ
ック１の印加する端子、ｂはクロック２の印加する端子
、Ｃはマイクロ・プロセッサからのアクセス信号の印加
する端子、ｄはタイム・オーバー信号の出力端子である
。
る。 図中、１はカウンタ群、２は切り替えゲート、ａはクロ
ック１の印加する端子、ｂはクロック２の印加する端子
、Ｃはマイクロ・プロセッサからのアクセス信号の印加
する端子、ｄはタイム・オーバー信号の出力端子である
。
Claims (1)
- マイクロ・プロセッサを使用して構成される装置に於い
て、二種類のクロック、前記二種類のクロックを切り替
えるクロック切り替えゲート及び前記クロック切り替え
ゲート出力のクロックを計数するカウンタより構成され
、初期ルーチン処理には前記二種類のクロックの内低速
度のクロックを使用し、通常ルーチン処理には前記二！
類のクロックの内高速度のクロックを使用して計数する
ことを特徴とする自己監視タイマ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113222A JPS605356A (ja) | 1983-06-23 | 1983-06-23 | 自己監視タイマ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58113222A JPS605356A (ja) | 1983-06-23 | 1983-06-23 | 自己監視タイマ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS605356A true JPS605356A (ja) | 1985-01-11 |
Family
ID=14606662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58113222A Pending JPS605356A (ja) | 1983-06-23 | 1983-06-23 | 自己監視タイマ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS605356A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243717A (ja) * | 1985-08-21 | 1987-02-25 | Nec Corp | 自動運転制御装置 |
| JPS6249426A (ja) * | 1985-08-29 | 1987-03-04 | Nec Corp | 自動運転制御装置 |
-
1983
- 1983-06-23 JP JP58113222A patent/JPS605356A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6243717A (ja) * | 1985-08-21 | 1987-02-25 | Nec Corp | 自動運転制御装置 |
| JPS6249426A (ja) * | 1985-08-29 | 1987-03-04 | Nec Corp | 自動運転制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5983254A (ja) | ウオツチドツグタイマ | |
| US4023109A (en) | Sequence control system with timed operations | |
| EP0350039B1 (de) | Zähler-/Zeitgeber-Schaltung für einen Microcontroller | |
| JPS605356A (ja) | 自己監視タイマ方式 | |
| JPS5658800A (en) | Driving device of step motor for auxiliary scanning use | |
| JPS62245833A (ja) | 保護段数切換回路 | |
| SU1179375A1 (ru) | Устройство дл контрол больших интегральных схем пам ти | |
| JPH0580089A (ja) | タイマ装置 | |
| JPH04205152A (ja) | 制御装置の監視装置 | |
| JP2861000B2 (ja) | 論理シミュレーション方法 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPS62113246A (ja) | シグナルプロセサの動作監視装置 | |
| JP3309186B2 (ja) | チャネル制御装置 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| SU860298A1 (ru) | Устройство дл контрол импульсных последовательностей | |
| JPH0263248A (ja) | タスクプログラムの無限ループ障害検出方式 | |
| JPS58178452A (ja) | マイクロコンピユ−タ自己診断方式 | |
| JPH04256037A (ja) | ユニット動作監視装置 | |
| JPH0495141A (ja) | ウォッチドッグタイマによるマイコン監視方法 | |
| JPS6222085A (ja) | テスト回路 | |
| JPH01175046A (ja) | 動作履歴記憶装置 | |
| JPH01216626A (ja) | パルス計数回路 | |
| JPH0341812A (ja) | デューテイ比可変パルス発生回路 | |
| JPS625447A (ja) | 情報履歴記憶方式 | |
| JPS58117057A (ja) | ビツト・パタ−ン発生回路 |