JPS58178452A - マイクロコンピユ−タ自己診断方式 - Google Patents
マイクロコンピユ−タ自己診断方式Info
- Publication number
- JPS58178452A JPS58178452A JP57061457A JP6145782A JPS58178452A JP S58178452 A JPS58178452 A JP S58178452A JP 57061457 A JP57061457 A JP 57061457A JP 6145782 A JP6145782 A JP 6145782A JP S58178452 A JPS58178452 A JP S58178452A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- microcomputer
- program
- output
- watchdog timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マイクロコンピュータの動作の自己診断を行
なうだめのマイクロコンピュータ自己診断方式、特にウ
ォッチドッグタイマ方式の改良に関するものである。
なうだめのマイクロコンピュータ自己診断方式、特にウ
ォッチドッグタイマ方式の改良に関するものである。
従来のウォッチドッグタイマ方式は、制御プロダラムの
特定個所にウォッチドッグタイマノぐルスを出力するだ
めのサブルーチンを設け、マイクロコンピュータから出
力されるウォッチドッグタイ−７パルスの周期を観測し
、周期が許容範囲から外レタ時、マイクロコンピュータ
の動作に異常が生じた（暴走をはじめた）として警報信
号あるいは７ステムリセツト信号を出力している。
特定個所にウォッチドッグタイマノぐルスを出力するだ
めのサブルーチンを設け、マイクロコンピュータから出
力されるウォッチドッグタイ−７パルスの周期を観測し
、周期が許容範囲から外レタ時、マイクロコンピュータ
の動作に異常が生じた（暴走をはじめた）として警報信
号あるいは７ステムリセツト信号を出力している。
しかしながら、上記従来の方式では、例えば、制御プロ
グラムの主要部が、周期の変化するパルス列の入力によ
る割込ルーチンで構成されている場合等においては、前
記パルス列の変化範囲が広い場合、ウォッチドッグパル
スの周期の許容範囲も広くしなければならず、このだめ
周期の短いパルス列が入力している時、マイクロコンピ
ュータに異常が起きた場合にもウォッチドッグパルス周
期の許容範囲の上限時間（この間には上記パルスは多数
入力される）待たなければ、異常の判定ができないこと
になり、応答性が問題となる。
グラムの主要部が、周期の変化するパルス列の入力によ
る割込ルーチンで構成されている場合等においては、前
記パルス列の変化範囲が広い場合、ウォッチドッグパル
スの周期の許容範囲も広くしなければならず、このだめ
周期の短いパルス列が入力している時、マイクロコンピ
ュータに異常が起きた場合にもウォッチドッグパルス周
期の許容範囲の上限時間（この間には上記パルスは多数
入力される）待たなければ、異常の判定ができないこと
になり、応答性が問題となる。
この対策とじ７で、マイクロコンビーータの制御プログ
ラムをいくつかに分割し、分割プログラム中の主要なプ
ログラム毎に、その分割プログラムが実行された時、そ
れを示すだめのフラグをセットするプログラムを挿入し
、前記パルス列による割込ルーチン中で前記パルスの入
力回数Ｎ回毎に、パルスＮ周期間に当然実行すべき分割
プログラムに相当するフラグの状態をチェックし、正常
であれば、ウォッチドッグタイマパルスを出力するよう
にするとともに、前記パルス列をクロック入力とし、前
記ウォッチドッグタイマパルスをリセット入力とするシ
フトレジスタ（あるいはこれに相当する機能を有する回
路）を設け、前記シフトレジスタ入力が前記シフトレジ
スタのＭ段目の出力（但しＭ）Ｎ）にあられれた場合、
すなわち、前記パルス列Ｍ個の間に１回のウォッチドッ
グタイマパルス（シフトレジスタへのリセット入力）カ
マイクロコンピュータから出力されなかった場合警報あ
るいはシステムリセットする方法がある。
ラムをいくつかに分割し、分割プログラム中の主要なプ
ログラム毎に、その分割プログラムが実行された時、そ
れを示すだめのフラグをセットするプログラムを挿入し
、前記パルス列による割込ルーチン中で前記パルスの入
力回数Ｎ回毎に、パルスＮ周期間に当然実行すべき分割
プログラムに相当するフラグの状態をチェックし、正常
であれば、ウォッチドッグタイマパルスを出力するよう
にするとともに、前記パルス列をクロック入力とし、前
記ウォッチドッグタイマパルスをリセット入力とするシ
フトレジスタ（あるいはこれに相当する機能を有する回
路）を設け、前記シフトレジスタ入力が前記シフトレジ
スタのＭ段目の出力（但しＭ）Ｎ）にあられれた場合、
すなわち、前記パルス列Ｍ個の間に１回のウォッチドッ
グタイマパルス（シフトレジスタへのリセット入力）カ
マイクロコンピュータから出力されなかった場合警報あ
るいはシステムリセットする方法がある。
但し、この方法においても、次の如き欠点がある。
すなわち、前記パルス列の周期が非常に大きくなった場
合、パルス列による割込ルーチン以外のルーチンはこの
間何回も実行される可能性があるが、コノ間のマイクロ
コンビーータの自己診断が上記の方法では不可能となる
。
合、パルス列による割込ルーチン以外のルーチンはこの
間何回も実行される可能性があるが、コノ間のマイクロ
コンビーータの自己診断が上記の方法では不可能となる
。
本発明は」二記従来の問題点を解決する方法を与えるも
のである。
のである。
以下に本発明の一実施例について第１図、第２図ととも
に説明する。
に説明する。
第１図において、パルス列ＰＡ（第２図ａ）をマイクロ
コンピュータ１の外部割込端子の一つであるｉ Ｎ Ｔ
１および２人力論理和回路（ＯＲ回路）４の一方の入
力端子に入力する。まだマイクロコンピュータ１のウオ
ッチド・ノブタイマノ（ルス出力端子ＷＤＰはＭ段のシ
フトレジスタ２のリセットＲＳＴ端子に、上記シフトレ
ジスタ２のＤ端子には電源電圧＋■を入力する。また、
一定周期ＴＷのパルス列ＰＢを発生する・（ルス発生回
路３の出力（第２図ｂ）は、マイクロコンピュータ１の
ｉ Ｎ Ｔ Ｉと異なる外部割込端子ｉ Ｎ Ｔ ２お
よび２人力ＯＲ回路４の他の入力端子に入力する。この
結果、上記シフトレジスタ２のクロック（ＣＬ Ｋ）端
子への入力は、パルス列ＰＡと・くルス列ＰＢの論理和
（ＯＲ）出力となる。第２図ＣにＯＲ回路４の出力を示
す。
コンピュータ１の外部割込端子の一つであるｉ Ｎ Ｔ
１および２人力論理和回路（ＯＲ回路）４の一方の入
力端子に入力する。まだマイクロコンピュータ１のウオ
ッチド・ノブタイマノ（ルス出力端子ＷＤＰはＭ段のシ
フトレジスタ２のリセットＲＳＴ端子に、上記シフトレ
ジスタ２のＤ端子には電源電圧＋■を入力する。また、
一定周期ＴＷのパルス列ＰＢを発生する・（ルス発生回
路３の出力（第２図ｂ）は、マイクロコンピュータ１の
ｉ Ｎ Ｔ Ｉと異なる外部割込端子ｉ Ｎ Ｔ ２お
よび２人力ＯＲ回路４の他の入力端子に入力する。この
結果、上記シフトレジスタ２のクロック（ＣＬ Ｋ）端
子への入力は、パルス列ＰＡと・くルス列ＰＢの論理和
（ＯＲ）出力となる。第２図ＣにＯＲ回路４の出力を示
す。
マイクロコンビーータ１の制御プログラムは、いくつか
に分割し、分割プログラム中の主要な分割プログラム毎
に、その分割プログラムが実行された時、分割プログラ
ム毎の特定フラグをセ・ノドするプログラムを挿入する
。本実施例においては、上記主要な分割プログラム中、
パルス列ＰＢによる割込ルーチンを除く主要な分割プロ
グラム全ての実行はパルス列ＰＡ ３周期以内で、まだ
パルス列ＰＡによる割込ルーチンを除く主要な分割プロ
グラム全ての実行はパルス列ＰＢ ２周期以内で可能で
ある。
に分割し、分割プログラム中の主要な分割プログラム毎
に、その分割プログラムが実行された時、分割プログラ
ム毎の特定フラグをセ・ノドするプログラムを挿入する
。本実施例においては、上記主要な分割プログラム中、
パルス列ＰＢによる割込ルーチンを除く主要な分割プロ
グラム全ての実行はパルス列ＰＡ ３周期以内で、まだ
パルス列ＰＡによる割込ルーチンを除く主要な分割プロ
グラム全ての実行はパルス列ＰＢ ２周期以内で可能で
ある。
マイクロコンピータ１において、パルス列ＰＡによるｉ
Ｎ Ｔ １割込ルーチン中ではパルス列ＰＡｓ回毎に
、またパルス列ＰＢによる１ＮＴ２割込ルーチン中では
パルス列ＰＢ２回毎に、正常に実行されたか否かを確認
すべき分割プログラムに対応するフラグをチェックし、
チェックしたフラグが全て正常にセットされていれば、
暴走中でないとしてＷＤＰ端子からウォッチドッグタイ
マパルスを出力しシフトレジスタ２をリセットする（第
２図ｄ、ｅ、ｆ）。
Ｎ Ｔ １割込ルーチン中ではパルス列ＰＡｓ回毎に
、またパルス列ＰＢによる１ＮＴ２割込ルーチン中では
パルス列ＰＢ２回毎に、正常に実行されたか否かを確認
すべき分割プログラムに対応するフラグをチェックし、
チェックしたフラグが全て正常にセットされていれば、
暴走中でないとしてＷＤＰ端子からウォッチドッグタイ
マパルスを出力しシフトレジスタ２をリセットする（第
２図ｄ、ｅ、ｆ）。
一方、パルス列ＰＡによって１ＮＴ１割込プログラムが
実行されない場合、パルス列ＰＢによってｉ Ｎ Ｔ
２割込プログラムが実行されない場合、また実行されて
も前記フラグチェックの結果、フラグが正常にセットさ
れていないときは、ウォッチドッグタイマパルスは出力
されず、シフトレジスタ２をリセットしない。
実行されない場合、パルス列ＰＢによってｉ Ｎ Ｔ
２割込プログラムが実行されない場合、また実行されて
も前記フラグチェックの結果、フラグが正常にセットさ
れていないときは、ウォッチドッグタイマパルスは出力
されず、シフトレジスタ２をリセットしない。
すなわち、パルス列ＰＡとパルス列ＰＢの和がＭ回シフ
トレジスタ２のＣＬＫ端子に入力される間（マイクロコ
ンピュータのｉ Ｎ Ｔ １端子ト１ＮＴ２端子に入力
される間）少なくとも１回のウォッチドッグタイマパル
スが出力されると、シフトレジスタ２の０Ｍ端子出力は
”Ｏ”に保持され、警報あるいは／ステムリセット信号
は出力されないが、上記の間ウォッチドッグタイマパル
スが出力されないと第２図りに示す如くシフトレジスタ
Ｑ、出力が１０”→“１”となり、警報あるいはシステ
ムリセット信号が出力される。
トレジスタ２のＣＬＫ端子に入力される間（マイクロコ
ンピュータのｉ Ｎ Ｔ １端子ト１ＮＴ２端子に入力
される間）少なくとも１回のウォッチドッグタイマパル
スが出力されると、シフトレジスタ２の０Ｍ端子出力は
”Ｏ”に保持され、警報あるいは／ステムリセット信号
は出力されないが、上記の間ウォッチドッグタイマパル
スが出力されないと第２図りに示す如くシフトレジスタ
Ｑ、出力が１０”→“１”となり、警報あるいはシステ
ムリセット信号が出力される。
なお、上記実施例においては、パルス発生回路３の出力
を、ＯＲ回路４に入力するとともに、マイクロコンピュ
ータ１の一つの外部割込端子ｔＮＴ２に入力しているが
、マイクロコンピュータ１にタイマを内蔵し、このタイ
マにより内部割込が発生する場合、あるいは、はぼ一定
時間毎に特定のプログラムルーチンを実行する場合は、
前記パルス発生回路３の出力を外部割込端子に入力しな
いで、上記内部タイマによる内部割込ルーチンあるいは
ほぼ一定時間毎に通過する制御プログラムルーチン中に
、前記ｉ Ｎ Ｔ ２割込ルーチン中に設けたと同様の
フラグチェック及びウォッチドッグタイマパルス出力プ
ログラムを設ければよい。
を、ＯＲ回路４に入力するとともに、マイクロコンピュ
ータ１の一つの外部割込端子ｔＮＴ２に入力しているが
、マイクロコンピュータ１にタイマを内蔵し、このタイ
マにより内部割込が発生する場合、あるいは、はぼ一定
時間毎に特定のプログラムルーチンを実行する場合は、
前記パルス発生回路３の出力を外部割込端子に入力しな
いで、上記内部タイマによる内部割込ルーチンあるいは
ほぼ一定時間毎に通過する制御プログラムルーチン中に
、前記ｉ Ｎ Ｔ ２割込ルーチン中に設けたと同様の
フラグチェック及びウォッチドッグタイマパルス出力プ
ログラムを設ければよい。
また、パルス発生回路３をリトリガブルとし、ＷＤＰ端
子からのウォッチドッグタイマパルスでパルス発生回路
３をリトリガ（リセット）シ、パルス発生回路３出力周
期は１パルス出カしてから後ＴＷの間ウォッチドッグタ
イマパルスがない間は所定の周期ＴＷとし、ウォクチド
ノグタイマノくルス出力があった場合は、この時点から
あらためて時間計数回路で時間計数しウォッチドッグタ
イマパルスからＴＷ後にパルスを出力する（従ってこの
間のパルス周期はＴｗより大きくする）ことニヨリ、パ
ルス列ＰＡの周期が短い間は、ノくルス列ＰＢの出力を
停止させて１ＮＴ２による外部側処理等の余分な仕事を
マイクロコンピュータにさせないこともできるものであ
る。
子からのウォッチドッグタイマパルスでパルス発生回路
３をリトリガ（リセット）シ、パルス発生回路３出力周
期は１パルス出カしてから後ＴＷの間ウォッチドッグタ
イマパルスがない間は所定の周期ＴＷとし、ウォクチド
ノグタイマノくルス出力があった場合は、この時点から
あらためて時間計数回路で時間計数しウォッチドッグタ
イマパルスからＴＷ後にパルスを出力する（従ってこの
間のパルス周期はＴｗより大きくする）ことニヨリ、パ
ルス列ＰＡの周期が短い間は、ノくルス列ＰＢの出力を
停止させて１ＮＴ２による外部側処理等の余分な仕事を
マイクロコンピュータにさせないこともできるものであ
る。
以−Ｌのように、本発明によれば、周期の変動するパル
ス列ＰＡを外部割込信号の一つとするマイクロコンピュ
ータシステムにおいて、従来の問題を比較的簡単な回路
およびプログラムの付加により除去することができるも
のである。
ス列ＰＡを外部割込信号の一つとするマイクロコンピュ
ータシステムにおいて、従来の問題を比較的簡単な回路
およびプログラムの付加により除去することができるも
のである。
第１図は本発明の一実施例におけるマイクロコンピュー
タ自己診断方式を実施する回路のブロック図、第２図ａ
＝ ｈは同回路のタイミングチャートである。 １・・・・・・マイクロコンピュータ、２・・・・・・
シフトレジスタ、３・・・・・・パルス発生回路、４・
・・・・・ＯＲ回路。
タ自己診断方式を実施する回路のブロック図、第２図ａ
＝ ｈは同回路のタイミングチャートである。 １・・・・・・マイクロコンピュータ、２・・・・・・
シフトレジスタ、３・・・・・・パルス発生回路、４・
・・・・・ＯＲ回路。
Claims (1)
- （１）外部割込機能を持ち、一定範囲内の周期ＴＡのパ
ルス列ＰＡを外部割込入力の一つとするマイクロコンピ
ュータと、一定周期ＴＷのパルス列ＰＢを発生するパル
ス発生回路と、Ｍ段のシフトレジスタ機能手段とを有し
、上記パルス列ＰＡとＰＢの論理和（ＯＲ）出力を上記
シフトレジスタ機能手段のクロック入力とし、上記マイ
クロコンピュータからのウォッチドッグタイマパルスを
上記シフトレジスタ機能手段のリセット入力と］−１上
記マイクロコンビーータの制御プログラムをいくつかに
分割し、この分割プログラム中の主要な分割プログラム
毎に、その分割プログラムが実行された時特定のフラグ
をセットするプログラムをそれぞれ設け、上記パルス列
ＰＡによる割込プログラム中、および上記マイクロコン
ピュータの他の外部割込端子への上記パルス列ＰＢによ
る割込プログラム中または上記マイクロコンピュータの
内部タイマによる割込ルーチン中またはほぼ一定時間毎
に通過する制御プログラムルーチン中で各々−ト記各フ
ラグ中の所定のフラグをチェックし、これらフラグが正
常にセットされている場合にウォッチドッグタイマパル
スを発生することを特徴とするマイクロコンピュータ自
己診断方式。 （２、特許請求の範囲第１項記載のマイクロコンピュー
タ自己診断方式において、パルス列ＰＢを発生するパル
ス発生回路にウォッチドッグタイマパルスを入力し、こ
のウォッチドッグタイマパルスにより、上記パルス発生
回路の出力パルス周期を決定する時間計数回路をリセッ
トすることを特徴とするマイクロコンピータ自己診断方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061457A JPS58178452A (ja) | 1982-04-12 | 1982-04-12 | マイクロコンピユ−タ自己診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061457A JPS58178452A (ja) | 1982-04-12 | 1982-04-12 | マイクロコンピユ−タ自己診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58178452A true JPS58178452A (ja) | 1983-10-19 |
| JPS6363931B2 JPS6363931B2 (ja) | 1988-12-09 |
Family
ID=13171583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061457A Granted JPS58178452A (ja) | 1982-04-12 | 1982-04-12 | マイクロコンピユ−タ自己診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58178452A (ja) |
-
1982
- 1982-04-12 JP JP57061457A patent/JPS58178452A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6363931B2 (ja) | 1988-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795290B2 (ja) | 実時間ソフトウエア監視兼書込み保護制御装置 | |
| JPS5983254A (ja) | ウオツチドツグタイマ | |
| JPH02213950A (ja) | エラー・インジエクシヨン・システム | |
| JPH04370713A (ja) | 複数個の冗長なセンサ信号から有効な信号を選択する装置と方法 | |
| JPS58178452A (ja) | マイクロコンピユ−タ自己診断方式 | |
| JPS5880746A (ja) | マイクロコンピユ−タ自己診断方式 | |
| JP2516711B2 (ja) | ウォッチドッグタイマ装置 | |
| JPS58178451A (ja) | マイクロコンピユ−タ制御装置 | |
| JPS6213697B2 (ja) | ||
| SU928360A1 (ru) | Устройство дл контрол времени выполнени программ | |
| SU1418741A1 (ru) | Устройство дл моделировани процесса программировани задач на ЭВМ | |
| SU1167574A1 (ru) | Электронное временное устройство с обнаружением отказов | |
| SU781814A1 (ru) | Устройство управлени | |
| RU2042192C1 (ru) | Устройство для формирования сигналов прерывания при отладке программ | |
| SU1091167A1 (ru) | Устройство дл контрол источника последовательности импульсов | |
| JPH0454249B2 (ja) | ||
| JPS605356A (ja) | 自己監視タイマ方式 | |
| SU1474655A2 (ru) | Устройство дл контрол времени выполнени программы | |
| SU1275445A1 (ru) | Устройство дл контрол мультиплексора | |
| SU1206795A2 (ru) | Устройство дл моделировани отказов в сложных системах | |
| JP2614931B2 (ja) | 割込制御回路 | |
| SU593216A1 (ru) | Устройство задани временных циклов работы объектов | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPS61136115A (ja) | マイクロコンピユ−タシステムの基本クロツク発生回路 | |
| JPH03126139A (ja) | ウォッチドッグタイマ回路 |