JPH0454249B2 - - Google Patents

Description

【発明の詳細な説明】 ［概要］ 本発明は、システムクロツクパルスに同期して
歩進するカウンタと、そのカウンタの内容を読出
し比較を行うサービス処理装置を備え、シフテム
クロツクパルスの変更に影響されないでパルス抜
けを検出することができるようにしたシステムク
ロツクパルスのパルス抜け検出システムである。

［産業上の利用分野］ 本発明は、データ処理システム中において、供
給源より与えられるシステムクロツクパルスの間
欠的な供給抜けを検出するためのシステムクロツ
クパルス抜け検出システムに関する。

データ処理システム中の各装置には供給源より
与えられるシステムクロツクパルスが供給されて
いるが、一部の装置にだけ間欠的なシステムクロ
ツクパルスの供給抜けが生じる場合がある。しか
しながら、その現象は一定せず、原因の究明には
困難を伴う。

従来からシステムクロツクパルス抜けを検出す
る検出回路としては、種々の方式が用いられてい
る。アナログ的方式ではシステムクロツクパルス
の周期を変更すると誤動作することがあり、折り
返し方式ではシステムクロツクパルスの周期を短
くすると回路中の信号伝達遅延が要因で誤動作す
ることがある。

このため、クロツクパルス抜けを高精度に検出
することのできるシステムが要求されている。

［従来の技術］ 従来のパルス抜け検出回路を第５図乃至第６図
に示す。第５図イはアナログ的方式を採る回路の
構成図で、図中、５１はコンデンサＣと抵抗Ｒで
構成された積分回路、５２は電圧比較器、５３は
基準電圧源である。第５図ロは積分回路での波形
整形の様子を示したものである。

このような構成において、供給源からのシステ
ムクロツクパルスは積分回路５１に入力され、そ
の出力は電圧比較器５２の一方の入力ａとなる。
積分回路５１はシステムクロツクパルスのパルス
列は積分し、積分回路の時定数で決まる出力波形
に整形する。

電圧比較器５２は、入力電圧の大小関係で出力
電圧（２値出力）が決まるようになつており、積
分回路５１からの入力ａと基準電圧源５３から与
えられる入力ｂの電圧が、ａ≧ｂの時は「正常」
を示すレベル、ａ＜ｂの時は「異常」を示すレベ
ルとなるように設定されている。

従つて、入力のシステムクロツクパルス列が連
続している場合は積分回路５１の出力がａ≧ｂと
なり「正常」を示すレベル（例えば“１”）とな
り、クロツクパルス列が欠け不連続となつた場合
はａ＜ｂとなり「異常」を示すレベル（例えば
“０”）となる。

第６図は折り返し方式による場合の構成図で、
６１はフリツプフロツプ構成のラツチ回路であ
る。システムクロツクパルスがラツチ回路のセツ
ト端子ｓに入力され、一方、各装置（図示せず）
からの折り返しパルスがラツチ回路のリセツト端
子ｒに入力される。

この構成においては、システムクロツクパルス
によりラツチ回路がセツトされ、その出力（例え
ばHIGH信号）が装置側へ送られる。装置側では
このHIGH信号を受け取ると、直ちに折り返しリ
セツト信号としてラツチ回路へ返送する。従つ
て、装置側での受信クロツクパルスにパルス抜け
が無い場合にはラツチ回路はセツト／リセツトを
繰り返している。装置側でのパルス抜けがあつた
場合にはラツチ回路がリセツトされず、セツト状
態が続くことになる。

従つて、ラツチ回路の状態を観察することによ
り、装置側で受信するシステムクロツクについて
のパルス抜けを検出することができる。

［発明が解決しようとする問題点］ データ処理システムの高速化に伴い、システム
クロツクパルスも回路の動作限界に迫る値まで高
速化されている。このためシステムクロツクパル
スの設定値に対してデータ処理システム中のそれ
ぞれの回路はデリケートな状態に置かれており、
システムクロツクパルスの設定及び調整は必要不
可欠となつている。

ところが、アナログ的手法では、システムクロ
ツクパルスの周期やデユーテイ比が変更された場
合、積分回路の時定数を変更しなければ誤動作し
てしまうため、システムクロツクパルスの設定や
調整の都度回路変更するか又は検出精度を下げて
時定数を設定することになり、実使用にそぐわな
いという問題がある。

又、折り返し手法においては、現在のような超
高速システムクロツクパルスで動作しているもと
では、折り返しケーブル等の信号伝達遅延等によ
り供給側と折り返されたパルスとの位相がずれる
ため、システムクロツクパルスの設定や調整の都
度位相組合わせをしなければならず、これも実使
用にそぐわないという問題がある。

このように、従来の検出方式ではシステムクロ
ツクパルスの変更に柔軟に対応できないという問
題があり、最善の方式ではなかつた。

本発明は、このような点に鑑みてなされたもの
で、システムクロツクパルスの変更に影響されず
にパルス抜けを高精度に検出することができるパ
ルス抜け検出システムを提供することを目的とし
ている。

［問題点を解決するための手段］ 第１図は本発明のシステムクロツクパルスのパ
ルス抜け検出システムの原理ブロツク図である。
図中、１はシステムクロツクパルスの供給源、２
はデータ処理システムを構成しているチヤネル制
御装置（CHP）、３は主記憶制御装置（MCU）、
４は中央処理装置（CPU）、５はサービス処理装
置（SVP）である。

チヤネル制御装置２、主記憶制御装置３及び中
央処理装置４には、システムクロツクパルスに同
期して歩進するカウンタ（CT）２１，３１，４
１がそれぞれ備えられている。サービス処理装置
５は、これらのカウンタの歩進及び停止の動作を
制御し、又、各カウント値を読み取り比較により
それらの値が正常値かどうかを判定することがで
きるように構成されており、そのような制御やカ
ウント値の読み取り、カウント値の比較判定のプ
ログラムは、サービス処理装置５に内蔵の記憶装
置５１に格納されている。

［作用］ 本発明では、システムクロツクパルスの供給源
１より発生されるシステムクロツクパルスが各装
置に並列に供給される。各装置内のカウンタ２
１，３１，４１は入力されるシステムクロツクパ
ルス数をカウントする。

サービス処理装置５によるパルス抜けの検出動
作は次の通りである。各カウンタをシステムクロ
ツクパルスに同期歩進の状態にする。所定の時間
だけ経過した時カウンタの動作を停止させ、その
時の各カウント値を読み取り、記憶装置５１に記
憶すると共にその値について比較判定を行う。こ
の動作は繰り返し実行される。

カウント値の比較判定は次のような方式であ
る。カウンタの歩進動作を所定の時間続けた後カ
ウンタを停止し、その時の各カウンタの値を読み
出し、記憶装置５１に記憶する。次にカウンタに
歩進動作を再開させ、カウンタが元の値にならな
い程度の十分な時間が経過した時、カウンタを停
止して各値を読み出し記憶する。サービス処理装
置５において、前回と今回のカウンタの歩進度合
（単位時間当りのパルス数）を求め、それぞれが
前回のものと一致していれば正常と判断し、不一
致であればパルス抜けがあつたと判断する。

尚、各カウンタCTは各装置内の回路の一部と
して構成されているため、動作限界は各装置の動
作限界に同等と見なすことができる。つまり、各
装置が正常に動作できる範囲内でカウンタの動作
は保証されていることになる。このことは、シス
テムクロツクパルスを調整し変更しても各装置が
正常に動作できる範囲内であればカウンタの歩進
も確実に行われ、パルス抜け検出はシステムクロ
ツクパルスの変更による影響を受けないことにな
る。

又、パルス抜け検出の要となつているカウンタ
の比較は、サービス処理装置のプログラムで行わ
れ、システムクロツクパルスとは無関係である。

このようにして、各装置で受け取つたシステム
クロツクパルスにパルス抜けがあつたかどうかを
高精度に検出することができる。

［実施例］ 以下、図面を参照して本発明の実施例を詳細に
説明する。

第２図は本発明に係るシステムクロツクパルス
にパルス抜け検出システムの一実施例を示す構成
図である。図中、第１図と同等部分には同一符号
を付し、その説明は省略する。２２，３２，４２
はゲートで、各カウンタ２１，３１，４１にはこ
のゲートを介してシステムクロツクパルスの供給
源１からのクロツクパルスが供給される。

各ゲートの他方の入力には、サービス処理装置
５からの制御信号即ちクロツクパルス入力を制御
するゲート制御信号が与えられる。

このような構成においては、サービス処理装置
５からの制御信号により各ゲート入力を共通的に
制御して歩進及び停止の動作を制御する。他の動
作は、前記第１図におけると同様の動作であり、
このようにして、システムクロツクパルスのパル
ス抜けを検出することができる。

第３図は本発明を用いたシステムの具体的構成
図である。図中、第１図乃至第２図と同等部分に
は同一符号を付し、その説明では省略する。１０
はシステムコンソールインターフエイスで、サー
ビス処理装置５、チヤネル制御装置２、主記憶装
置３、中央処理装置４とそれぞれ接続されてい
る。２０，３０はバスである。

第４図はシステムコンソールインターフエイス
の詳細を示す構成図で、システムクロツクパルス
の供給源１、バスインターフエイス１１、アドレ
スデコーダ１２、コマンドデコーダ１３より構成
される。

バスインターフエイス１１は、バス２０を介し
てサービス処理装置５に接続され、又、データバ
ス３０経由でチヤネル制御装置２、主記憶装置
３、中央処理装置４にそれぞれ接続されている。

アドレスデコーダ１２は、サービス処理装置５
から与えられるアドレス（各装置のアドレス）を
デコードする。デコードされたアドレス信号はそ
れぞれ各装置に導かれる。

コマンドデコーダ１３は、サービス処理装置５
からのコマンドをデコードしてゲート制御信号を
取り出し、各ゲート２２，３２，４２に共通に供
給する。

このような構成において、パルス抜け検出の動
作について説明する。サービス処理装置５からバ
ス２０経由でシステムコンソールインターフエイ
ス１０に与えられたコマンドは、バスインターフ
エイス１１を通つた後コマンドデータ１３にてテ
ゴードされ、そのコマンドがカウンタの動作停止
の命令である場合にはゲート制御信号がアクテイ
ブとなる。これにより、各ゲート２２，３２，４
２が同時に禁止され、システムクロツクパルスの
カウンタへの入力が禁止される。これに続いてサ
ービス処理装置５は、目的の装置をアクセスする
アドレス及びその装置のカウンタの値を読み出す
コマンド（バス３０を介して装置側へ送られる）
を発する。アドレスはアドレスデコードされ、目
的の装置へ接続されているアドレスラインがアク
テイブとなり当該装置がアクセスされる。

又、当該装置はカウンタの値を読み出すコマン
ドに従いカウンタの値をバス３０に出力する。そ
のデータはバスインターフエイス１１を介してサ
ービス処理回路５へ送出され、サービス処理装置
の記憶装置５１に格納される。

他の装置についても同様にアクセスし、カウン
タの値を記憶装置５１に取り込む。

このような動作はある所定の間隔で繰り返し行
われるが、その時間管理はサービス処理装置５に
おいて行われる。

読み取つたカウンタの値の判定は第１図の原理
ブロツク図の説明において述べたと同様に行われ
る。

以上のような検出動作により、パルス抜けを高
精度に検出することができる。

［発明の効果］ 以上詳細に説明したように、本発明によれば、
各装置のカウンタは、各装置の回路の一部として
構成されているため、動作限界も各装置と同等
で、各装置が正常に動作できる範囲内でカウンタ
の動作は保証されている。このことは、例えば装
置の試験段階や、保守、障害調査、システムクロ
ツクチヤーニング等においてシステムクロツクパ
ルスを調整する必要があつてもカウンタの歩進に
は影響しないことを約束する。

本発明では、カウンタの歩進度合を利用してパ
ルス抜けを検出する方式を採つているため、シス
テムクロツクパルスの変更による影響は受けな
い。

又、装置により位相や周期の異なるシステムク
ロツクパルスを供給されていても、予めプログラ
ムで考慮しておけば対応できる。

このように、本発明では、システムクロツクパ
ルスの変更に対して、要求されている高い検出精
度を維持したままでシステムクロツクパルスのパ
ルス抜けを検出することができる。

【図面の簡単な説明】

第１図は本発明の原理ブロツク図、第２図は本
発明の一実施例を示す構成図、第３図は本発明を
用いたシステムの具体的構成図、第４図はコンソ
ールインターフエイスの詳細を示す構成図、第５
図乃至第６図は従来のパルス抜け検出回路を示す
図である。 図中、１はシステムクロツクパルスの供給源、
２はチヤネル制御装置（CHP）、３は主記憶制御
装置（MCU）、４は中央処理装置（CPU）、５は
サービス処理装置（SVP）、１０はシステムコン
ソールインターフエイス、１１はバスインターフ
エイス、１２はアドレスデコーダ、２０はバス、
２２，３２，４２はゲート、３０はデータバス、
５１は記憶装置である。

Claims (1)

1. 【特許請求の範囲】 １ システムクロツクパルスの供給源１より供給
   されるシステムクロツクパルスをカウントするカ
   ウンタ２１，３１，４１をそれぞれ備え、データ
   処理システムを構成する複数個の装置２，３，４
   と、 前記カウンタ２１，３１，４１の開閉を制御し
   てある時間毎の前記カウンタの値を読み出して記
   憶し、その値から各カウンタの歩進の度合を求め
   判定することができるサービス処理装置５とを具
   備し、前記サービス処理装置５において、求めら
   れた各カウンタ２１，３１，４１の歩進の度合を
   それぞれ前回値と比較判定することにより、供給
   されるシステムクロツクパルスのパルス抜けを検
   出し得るようにしたことを特徴とするシステムク
   ロツクパルスのパルス抜け検出システム。