JPS5874051A - 集積回路を作る方法 - Google Patents

集積回路を作る方法

Info

Publication number
JPS5874051A
JPS5874051A JP57169474A JP16947482A JPS5874051A JP S5874051 A JPS5874051 A JP S5874051A JP 57169474 A JP57169474 A JP 57169474A JP 16947482 A JP16947482 A JP 16947482A JP S5874051 A JPS5874051 A JP S5874051A
Authority
JP
Japan
Prior art keywords
silicon
silicon dioxide
layer
active region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57169474A
Other languages
English (en)
Other versions
JPH0254657B2 (ja
Inventor
マリオ・ゲツゾ
ポ−ル・アラン・マツコネリ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS5874051A publication Critical patent/JPS5874051A/ja
Publication of JPH0254657B2 publication Critical patent/JPH0254657B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、集積回路の製造方法の改良に関する。
集積回路には共通の珪素基板上に電気的に隔離された能
動部品が多数設けられる。か）る回路を製造する場合、
能動部品を形成する基板の活性領域を二酸化珪素の薄い
層でマスクし、二酸化珪素層の上に窒化珪素の厚い隔を
形成する。窒化珪素層は、二酸化珪素層の露出部分をエ
ツチングしまた珪素基板に凹所をエツチングするための
マスクとして働くだけでなく、その後凹所内の珪素を酸
−化して、能動部品を電気的に隔離する厚いフィールド
酸化物を形成するためのマスクとして働く。
基板の活性領域を覆う二酸化珪素の薄層を設けるのは、
珪素基板と窒化珪素、マスク−との藺の熱膨張の不整合
を緩和するため°である。
１ 酸化工程では、酸化物の薄層を介して酸素が横方向に拡
散することにより、活性領域の表面の外側部分に酸化物
が成長し、当業界で「鳥のくちばし」部と称される酸化
物の横方向突出部が形成される。「くちばし」部は表面
寸法の減少した活性領域の縁部とフィールド酸化物領域
の縁部との間の二酸化珪素の遷移領域を意味する。「く
ちばし」部ができると、活性領域の表面に曲面ができる
。
したがって「くちばし」部が生じると、その結果活性領
域の縁部が移行するだけでなく、能動部品の形成に使用
できる基板の表面が著しく減少する。
本発明の目的は、集積回路の製作時に「くちばし」部を
実質的になくす方法を提供することにある。
本発明の他の目的は、集積回路に於いて平面性（プレー
ナ性）が向上し密度が増大した活性領域を形成する比較
的簡単な方法を提供することにある。
本発明の方法をその１実施例に従って実施する場合、ま
ず主表面を有する一導電型の半導体材料の基板を用意す
るｍ：酸化珪素の薄い層を主表面上に形成する。窒化珪
素の厚い層を二酸化珪素層の上に形成する。窒化珪素層
をパターン形成（ｐａｔｔｅｒｎｉｎｏ）　Ｌ／て、主
表面の活性領域に重なりかつ活性領域と整合する残留部
分を形成する。窒化珪素のパターン形成された層を利用
して二酸化珪素層を所定のパターンに形成して、主表面
の活性領域に重なりかつ活性領域と整合した残留部分を
形成する。窒化珪素のパターン形成された層を利用して
二酸化珪素層のパターンを形成して、主表面の活性領域
に重なりかつ活性領域と整合する残留部分を形成するこ
とにより、活性領域を囲む基板主表面を露出させる。珪
素基板の主表面の露出部分を第１の深さまでエツチング
して活性領域を囲む堀または溝を形成する。上記二酸化
珪素−の残留部分の局面領域をオキシ窒化珪素に転化す
る。次に基板を酸化性雰囲気中で適切な温度に十分な時
間加熱して、活性領域を囲む珪素半導体材料を二酸化珪
素に転化する。次に活性領域に重なっている窒化珪素層
の残留部分および二酸化珪素層の残留部分を除去する。
本発明に特有と考えられる新規な特徴は特許請求の範囲
に記載されている。本発明の構成および操作を、本発明
の他の目的および利点ともども、一層明瞭にするために
、以下に図面を参照しながら本発明を具体的に説明する
。
第１図および第２図に、本発明に従って製造した集積回
路の一部を表わす複合体１０を示す。複合体１０は主表
面を有する珪素の基板１１を含み、基板１１には、二酸
化珪素の厚い絶縁隔離層１４で囲まれた活性領域１３が
設けられている。電界効果トランジスタのようなデバイ
スの能動部品（図示せず）がこの活性領域内に形成され
、基板に形成された他の同様の能動部品から、二酸化珪
素の厚い絶縁隔離１１１４により隔離される。この構造
の特徴は、活性領域１３の表面部分が、本発明に従って
絶縁隔離層を形成する基板の加工処理以前に指定したほ
ずその通りの寸法および基板上の位置を、該基板加工処
理による減縮をほとんどこうむらずに維持することにあ
る。「くちばし」の形成を最小に抑えることにより、活
性領域の平面性（プレーナ性）を所望通りに維持するこ
とができる。第２図に示す厚い酸化物層の隆起部１５ａ
および１５ｂは、「（ちばし」の形成に付随する頭部形
成を表わしている。
第１および２図の複合構造を本発明に従って製造する方
法を第３Ａ〜３Ｆ図に従って説明する。
第３Ａ〜３Ｆ図において、第１および２図の要素と同じ
要素には同一符号を付しである。抵抗率４Ω−Ｃ−、Ｐ
導電型の珪素半導体材料の基板１１を用意し、基板の（
１００）面に平行な主表面１２を有する。珪素基板を約
１０００”Ｃの温度で酸素雰囲気に３０分間露呈するこ
とにより、第３Ａ図に示すように、厚さ約３００オング
ストロームの二酸化珪素の薄い層１７を主表面１２上に
形成する。次に化学的蒸着により窒化珪素の層を二酸化
珪素の薄い層の表面に付着する。このプロセスでは、容
積比１対２００のシランおよびアンモニアの蒸気を水素
キャリアガスで運び、１ｏｏｏ℃の温度で２０分間加熱
することに□より、厚さ約２０００オングストロームの
窒化珪素の層を形成する。
次に窒化珪素の層をパターン形成して残留部分１８を得
る。この残留部分１８は基板の活性領域１３に重なりか
つ縦方向に活性領域と整合している。
窒化珪素層のパターン形成は当業界で周知の技術で行う
ことができ、例えば適当なホトレジストのパターン形成
されたＮｉ１９を窒化珪素上に設け、４％酸素含有四フ
ッ化炭素を用いてプラズマエツチングにより、ホトレジ
ストで保護されていない窒化珪素層の部分を除去する。
こうして第３Ｂ図に示す構造を得る。次に、窒化珪素の
残留部分でマスクされていない二酸化珪素の薄い層を、
フッ化水素酸緩衝液のような適当なエッチ液でエツチン
グして、二酸化珪素の残留部分１７ａを得る。
二酸化珪素の薄い層のマスクされていない部分の下側に
あった基板の表面部分を、四塩化炭素のような適当なエ
ッチ液を用いて、第３Ｃ図に示すように所定の深さまで
反応性イオンエツチングにより除去する。珪素基−のエ
ツチング深さは、後で、堀すなわちエラチン夛により除
去された部分に二酸化珪素を再成長させたときに、得ら
れた二酸化珪素の厚さがその表面が活性領域の表面とは
ず同一平面になるような厚さになるように選択する。
このような条件を満たすためには、エツチング深さを最
終的に得られる二酸化珪素■の厚さの約５７％に設定す
る。ホトレジストパターン層１９を除去した後、基板に
対し窒素キャリア中の乾燥アンモニア中で高温アニール
を□施す。アニール処理は１０００℃の温度で１時間行
って、第３Ｄ図に示すように、二酸化珪素層１７の残留
部分１７ａの周面部分をオキシ窒化珪素に、即７ち二酸
化珪素と窒化珪素の二成分系（ｂｉｎａｒｙ　　５ｙｓ
ｔｅ■）に十分に転化する。オキシ窒化珪素はそこを通
る酸素の拡散に対する障壁として二酸化珪素より良好で
ある。そのような部分を十分に厚く、例えば５００オン
ゲストＯ−ムにすることにより、そこを通ろうとする酸
素（拡散）のほとんど大部分を阻止し、これにより基板
の活性領域の表面部分の二酸化珪素への転化を抑制し、
「くちばし」の形成を防ぐ。
二酸化珪素層１７の周面部分にオキシ窒化物を形成する
間に珪素基板の露出表面が窒化珪素の薄層に転化するが
、そのような窒化珪素層は非常に薄く、例えば５０オン
グストロ一ム程度である。次の工程として、基板を酸化
性雰囲気中で適当な温度に十分時間加熱し、その上に形
成された窒化珪素の薄層を含み、かつ□活性領域を囲む
、即ちエツチングにより除去された部分の珪素半導体材
料を、第３Ｅ図に示すように、二酸化珪素１４に変える
。
しかる後、窒化珪素の残留部分および層１７上に残・で
いるオキシ窒イを珪素の部分を沸とう燐酸中で除去する
。その下側にある二酸化珪素層１７の残留部分をフッ化
水素酸緩衝液のような適当なエッチ液で除去し、第３Ｆ
図に示す構造を得る。この時点で、能動デバイスまたは
部品、例えば電界効果トランジスタを活性領域にすぐに
形成することができる。　　　　□ 二酸化珪素のｌｌｌ１の残留部分１７ａおよび窒化珪素
層の残留部分１８でマスクされていない珪素基板の部分
を基板の酸化に先立ってエツチングしておき、酸化によ
り厚いフィールド酸化物１４を形成したが、希望に応じ
てこのエツチング工程を省略できる。但し、その場合、
活性領域１３の表面とフィールド酸化物１４の外表面と
はや）平坦（プレーナ）でなくなる。
本発明を特定の実施例について詳述したが、当業者であ
れば上述したような種々の変更を行うことができること
を理解すべきであり、本発明は本発明の要旨の範囲内に
入るかする変形、変更すべてを包含する。
【図面の簡単な説明】
第１図は集積回路の一部であって、二酸化珪素の厚い隔
離層で囲まれた単一の活性領域が形成された珪素基板を
示す複合体の平面図、 第２図は第１図の基板を２−２線方向に見た断面図、お
よび 第３Ａ〜３Ｆ図は本発明に従って第１図の複合構造を製
造する方法における一連の工程を示す断面図である。 １０・・・・・・・・・複合体、 １１・・・・・・・・・珪素基板、　　、１１２・・・
・・・・・・主表面、 １３・・・・・・・・・活性領域、 １４・・・・・・・・・厚い二酸化珪素の層、１７・・
・・・・・・・薄い二酸化珪素の層１７ａ・・・・・・
残留部分、 １８・・・・・・・・・窒化珪素喘の残留部分、１９・
・・・・・・・・ホトレジスト 特許出願人 ゼネラル・エレクトリック・カンパニイ代理人　（７６
３０）　　生　沼　徳　二図面の浄書（内容に変更なし
） 手続補正書く方式） １．事件の表示 昭和５７年特許願第１６９４７４号 ２、発明の名称 集積回路を作る方法 ３、補正をする者 事件との関係　　　　　　出願人 住　所　　アメリカ合衆国、１２３０５、ニューヨーク
州、スケネクタデイ、リバー【」−ド、１番名　称　　
ゼネラル・エレクトリック・カンバニイ代表者　　サム
ソン・ヘルツゴツト ４、代理人 住　所　　１０７東京都港区赤坂１丁目１４番１４号第
３５興和ビル　４１ 日本ゼネラル・エレクトリック株式会社・極東特許部内
電話（５８８）５２００−５２０７ 自発 ６、補正の対象 図面 ７、補正の内容 図面の浄書（内容に変更なし） ８、添伺門類の目録 浄書した図面　　　　　　１通

Claims (1)

  1. 【特許請求の範囲】 １、　主表面を有する一導電型・の半導体材料の基板に
    二酸化珪素の厚い層で囲まれた活□性領域を設ける方法
    であって、 イ）活性傾城を含む主表面を有する一導電型の珪素半導
    体材料の基板を設け、口）上記主表面に二酸化珪素の薄
    い層を形成し、該二酸化珪素層上に窒化珪素の厚い−を
    形成し、ハ）上記窒化珪素層をパターン形成して上記主
    表面の上□２活性領域に重なりかつ該活性領域と整合し
    た残留部分を形成し、二）上記二酸化珪素層をパターン
    形成して上記主表面の上記活性領域に重なりかつ該活性
    領域と整合した残留部分を形成し、かくして上記活性領
    域を囲む上記主表面を露出；せ、ホ）上記二酸化珪素層
    の残留部分の局面部分をオキシ窒化□珪素に転化し、へ
    ）上記基板を酸化性雰囲気中で加熱して上記活性領域を
    囲む珪素半導体材料を二酸化珪素に転化し、ト）上記活
    性領域に喬なる上記窒化珪素層の残留部分および上記二
    酸化珪素層の残留部分を除去することを特徴とする方法
    。 ２、　上記基板を酸化性雰囲気中で加熱する前に、上記
    珪素基板の露出部分を第１の深さまでエツチングして上
    記活性領域を囲む堀を基板に形成３、　上記第１の深さ
    が上記加熱工程によりその上に形成すべき酸化珪素の厚
    さの約５７％で直上珪素層の表面とがはず同一平面とな
    るようにし４、　上記基板および上記二酸化珪素層の残
    留部分を窒素キャリア中の乾燥アンモニアの雰囲気に約
    １０００℃の温度で十分な時間露埜して、上記二酸化珪
    素層の残留部分の周面部分をオキシ窒化珪素に転化する
    特許請求の範囲第１項記載の方法。 ５、　上記転化した局面部分の横方向厚さを約５００オ
    ングストロ一ム以上とする特許請求の範囲第４項記載の
    方法。
JP57169474A 1981-09-28 1982-09-28 集積回路を作る方法 Granted JPS5874051A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30588381A 1981-09-28 1981-09-28
US305883 1981-09-28

Publications (2)

Publication Number Publication Date
JPS5874051A true JPS5874051A (ja) 1983-05-04
JPH0254657B2 JPH0254657B2 (ja) 1990-11-22

Family

ID=23182776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57169474A Granted JPS5874051A (ja) 1981-09-28 1982-09-28 集積回路を作る方法

Country Status (2)

Country Link
EP (1) EP0075875A3 (ja)
JP (1) JPS5874051A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631219A (en) * 1985-01-31 1986-12-23 International Business Machines Corporation Growth of bird's beak free semi-rox
US4722910A (en) * 1986-05-27 1988-02-02 Analog Devices, Inc. Partially self-aligned metal contact process
JPH01274457A (ja) * 1988-04-26 1989-11-02 Seiko Instr Inc 半導体装置の製造方法
US5202286A (en) * 1989-02-27 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Method of forming three-dimensional features on substrates with adjacent insulating films
JP2597703B2 (ja) * 1989-02-27 1997-04-09 三菱電機株式会社 半導体装置の製造方法
US4883768A (en) * 1989-02-28 1989-11-28 United Technologies Corporation Mesa fabrication in semiconductor structures
US4927780A (en) * 1989-10-02 1990-05-22 Motorola, Inc. Encapsulation method for localized oxidation of silicon
JPH04116250U (ja) * 1991-03-29 1992-10-16 スタンレー電気株式会社 衝突検知装置付車載用放電灯
KR960005553B1 (ko) * 1993-03-31 1996-04-26 현대전자산업주식회사 필드산화막 형성 방법
KR100190363B1 (ko) * 1995-06-28 1999-06-01 김영환 반도체 소자의 소자분리 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3874919A (en) * 1974-03-13 1975-04-01 Ibm Oxidation resistant mask layer and process for producing recessed oxide region in a silicon body
NL7506594A (nl) * 1975-06-04 1976-12-07 Philips Nv Werkwijze voor het vervaardigen van een halfge- leiderinrichting en halfgeleiderinrichting ver- vaardigd met behulp van de werkwijze.
EP0072603B1 (en) * 1978-06-14 1986-10-01 Fujitsu Limited Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US4272308A (en) * 1979-10-10 1981-06-09 Varshney Ramesh C Method of forming recessed isolation oxide layers
JPS5776856A (en) * 1980-10-30 1982-05-14 Toshiba Corp Manufacture of semiconductor device
JPS5821842A (ja) * 1981-07-30 1983-02-08 インタ−ナシヨナル・ビジネス・マシ−ンズ・コ−ポレ−シヨン 分離領域の形成方法

Also Published As

Publication number Publication date
EP0075875A2 (en) 1983-04-06
EP0075875A3 (en) 1986-07-02
JPH0254657B2 (ja) 1990-11-22

Similar Documents

Publication Publication Date Title
US4333964A (en) Method of making integrated circuits
US4333965A (en) Method of making integrated circuits
JPS5874051A (ja) 集積回路を作る方法
US4039359A (en) Method of manufacturing a flattened semiconductor device
JPH0748491B2 (ja) 集積回路半導体デバイスの製造方法
US4088516A (en) Method of manufacturing a semiconductor device
JPS6252950B2 (ja)
JPH0917780A (ja) 半導体装置の素子分離膜の形成方法
JP3436315B2 (ja) Ｍｏｎｏｓ型半導体不揮発性記憶装置の製造方法及び、半導体装置の製造方法
US5726091A (en) Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer
JPH0313745B2 (ja)
JPH079930B2 (ja) 半導体装置の製造方法
JPS5975667A (ja) 半導体装置の製造方法
JPH0117256B2 (ja)
JPH0628281B2 (ja) 半導体装置の製造方法
JPH023257A (ja) フィールドシールド構造を有する半導体装置およびその製造方法
JP3003804B2 (ja) 半導体装置の製造方法
JPH04267336A (ja) 半導体装置の製造方法
JPH04348519A (ja) 半導体装置の製造方法
JPS6081863A (ja) 半導体装置の製造方法
JPH09129876A (ja) 半導体装置の製造方法
JPH0582514A (ja) 半導体装置の製造方法
JPS6150343A (ja) 半導体素子の分離法
JPS59103357A (ja) 半導体装置の製造方法
JPH0831597B2 (ja) 絶縁ゲート電界効果形半導体装置の製造方法