JPS5868129A - バツフアメモリ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、バッファメモリ装置、特に、中央制御部の指
令に応じて接続されるデータ入力が装置から供給される
連続データをブロック単位でバッファメモリ部に格納す
るバッファメモリ装置に関する。

従来のバッファメモリ装置は、各部に電源を供給する電
源部と、データの書込読出がブロック単位に行なわれる
バッファメモリ部と、データの書込指示および読出指示
を出力する中央制御部と、前記書込指示に応じてデータ
入出力袋ばから供給されるブロック単位の前記データを
前記バッファメモリ部に書き込み前記読出指示に応じて
前記バソファメモリ部から読み出されたブロック単位の
前記データを前記データ入出力製分に供給するデータ入
出力＜ｉ・制御部とを含んで構成される。

このように、従来のバッファメモリ装置は、バッファメ
モリ部に有効々データが格納されているか否かを自動的
に検出する機能を行っていなかった。

それゆえに、このようなバッファメモリ装置の電源制御
は、人間がマニュアルにて全体に対［７て直接行ってい
た。す々わち、バッファメモリ装置の電源の制御因子は
、電源スィッチにマニュアルタが存在しない時にも、バ
ッファメモリ装置全体に宵、力を供給しなければならず
、効果的な消費電力の制御が、できないという欠点かあ
っ、化。

すなわち、従来のバッファメモリ装置は、消費電力の削
ミ代が適宜には行なわれないという欠点があった。

本発明の目的は消費電力のＦｊｌｌ　’、阪を適宜に行
なうことができるバッファメモリ装置を提供することに
ある。

すなわち、本発明の目的は、バッファメモリ部に格納さ
れている有効なデータのブロック数を、カウントしてお
くことにより、有効なデータの存在を自動的に検出し、
有効データが存在する場合には、バッファメモリ部に電
源を供給し、存在しない場合には、電源を供給し７ない
ことにより、消費ｉ８１力を適宜に削ミ氏できるように
したバッファメモリ装置を提供することにある。

本発明のバッファメモリ装置は、各部に電源を供給する
電源部と、データの書込読、出がブロック単位に行なわ
れるバッファメモリ部と、データの書込指示および読出
指示を出力するとともにこのル（ｊ込指示に先だってカ
ウントアツプを指示し読出完了時にカウントダウンを指
示するデータブロック数カウント信号を出力する中央制
御部と、前記書込指示に応じてデータ入出力装置から供
給されるブロック単位の前記データを前記バッファメモ
リ部に書き込み前記読出指示に応じて前記バッファメモ
リ部から読み出されたブロック単位の前記データを前記
データ入出力装置に供給するデータ入出力制御部と、前
記データブロック数カウント信号を計数し零でないとき
に前記バッファメモリ部に有効データが格納されている
ことを示す有効データ格納表示信月を出力するデータブ
ロック数カウンタと、前記有効データ格納表示信号が供
給されないときに前記電源部から前記バッファメモリ部
に供給されている一７源を停止する電源供給制御部とを
含んで構成される。

すなわち、本発明のバッファメモリ装置は、連続的なデ
ータをブロック単位で読出書込を行うバッファメモリ装
置において、各部に電源を供給する電源部と、前記デー
タをブロック単位にて格納するバックアメモリ部と、前
記バッファメモリ部と外部に接続された入出力装置間で
ブロック単位でデータの入出力を行うための読出指示お
よび書込指示を出力するとともにデータブロック数カウ
ント信号を出力する中央制御部と、前記中央制御部から
のデータブロック数カラント信乞を計数し・−５− てバッファメモリ部に格納されている有効なデータのブ
ロック数をカウントし零でないときに有効データ格納表
示信号を出力するデータブロック数カウンタと、バッフ
ァメモリ部に供給する電源を制御するリレーと、前記リ
レーを制御する要因の１つとしてのマニュアルにて操作
するメモリ部電源制御スイッチと、有効データ格納表示
信号と前記メモリ部電源制御スイッチの出力との論理和
に応じて前記メモリ部電源制御スイッチをオフしてもバ
ッファメモリ部に格納されている有効なデータブロック
があるかきりデータブロック数カウンタの出力が前記リ
レーをオンし続は前記バックアメモリ部に電源を供給し
バッファメモリ部に有効なデータがなくなれば有効′デ
ータ格納表示信号の出力がなくなることにより前記リレ
ーをオフにしバッファメモリ部に供給される電源を切シ
、一方、メモリ部〜源？ｔｉ制御スイッチをオンにすれ
ばバッファメモリ部に電源を供給するリレー駆動部を含
んで構成される。

次に、本発明の実施例について図面を参照して６− 説明する。第１図は、本発明の一実施例を示すバッファ
メモリ装置のブロック図である。

捷ず、第１図に示す実施例の構成につき説明する。

第１図に示すバッファメモリ装置において、電源部１は
各部にｔ１力を供給するが、バッファメモリ部２に対し
ては、電臨線Ｐを通し、リレーＲを介して供給する。

址だ、第１図に示す実施例（は、データをブロック単位
に格納するバッファメモリ１１ｆＩ５２と、バッファメ
モリ部２に格納されているデータブロック数をデータブ
ロック数カウント信号をカウントし計数値が零でないと
きにバッファメモリ部２に有効なデータが存在している
ことを示す有効データ格納表示信号を出力するデータブ
ロック数カウンタと、バッファメモリ部２とデータ入出
力装伽４との間でデータＤの誓込読出を制御するデータ
入出力制御部５と、マニュアルにてバッファメモリ部２
の電源を制御するためのメモリ部電源制御スイッチＳＷ
と、前記有効データ格納表示ＩＢ号と前記メモリ部電源
制御スイッチＳＷの出力との論理和に応じて前記リレー
Ｒを制御するリレー駆動部ＲＤと、店込指示および読出
指示を出力するとともに前記データブロック数カウント
信号ａを出力する中央制御部３とから構成される。

次に、第１図に示す実施例の動作につき説明する。

メモリ部電源制御スイッチＳＷが、第１図に図示するよ
うにアクティブ状態に設定されていると一−一　　−口
　　　　　　　　　　　　　　　　　　　電源供給制御
部７に含まれるリレー駆動部ＲＤはリレー駆動信号ｄを
出力しリレーＲは、バッファメモリ部２に電源を継蝶し
て供給するようにＯＮに固定される。

しかし、前記メモリ部電源制御スイッチＳＷが、接地側
に設定されると、リレー駆動部几りは、有効データ格納
表示信号すにより制御されることになる。つまり、バッ
ファメモリ部２への電源供給の制御は、有効データ格納
表示信号すに応じて制御される。

さて第１図に示す実施例のバッファメモリ装置は、電源
部１が電源を供給して各部の初期設定がなされており、
バッファメモリ部２には、有効なデータが格納されてい
ないとする。また、メモリ部電源制御スイッチＳＷは、
接地側に設定されているとする。この時、データ入出力
装置４からデータ受信要求が、データ入出力制御部５を
介し中央制御部３に送信されると、中央制御部３は、カ
ウントアツプを示すデータブロック数カウント信号ａを
出力し、データブロック数カウンタ６にカウントせしめ
る。したがって、前記データブロック数カウンタ６は、
１つインクリメントされバッファメモリ部２にデータが
存在することを示す有効データ格納表示信号すを出力す
る。

これにより、リレー駆動部ＲＤは、リレーＲがＯＮとな
り、バッファメモリ部２に電源が供給される。

中央制御部３は、バッファメモリ部２に電源が供給きれ
ていることを確認の後、データ入出力装置４からデータ
入出力制御部５を介しバッフアメ　９− モリ部２にデータを書き込む。

さらに、引き続いてデータを受信する場合も同様に中央
制御部３はカウントアンプを指示するデータブロック数
カウンタ信号・ａを出力してデータブロック数カウンタ
６をインクリメントする。これにより、バッファメモリ
部２に有効なデータが格納されている間は、データブロ
ック数カウンタ５から有効データ格納表示信号すが出力
され、リレーＲは０ＦＦＫならないことにより、バッフ
ァメモリ部２０隼源は供給され続ける。

次にバッファメモリ部２からデータ入出力装置４にデー
タブロック（格納された時と同じ大きさ）を送出する場
合、中央制御部３は、データ人ｔＪ−＋力制御部５を介
しバッファメモリ部２にすでに格納されているデータブ
ロックを必要に応じ複数回送出する。その後、続出完了
時に、中央制御部３はデータブロック数カウンタ６にカ
ウントダウンを指示するデータブロック数カウント信号
ａを供給するので、データブロック数カウンタ６は１つ
デクリメントされる。

　１０− これを繰り返し行なうことによりバッファメモリ部２に
有効なデータが存在しなくなった時、データブロック数
カウンタ５の計数値は零となるので、有効データ格梢表
示信号すは出力されなくなる。

これにより、リレー駆動部ＲＤを働かせ、リレーＲをＯ
ＦＦにしてバッファメモリ部２に対する電源供給ケ停止
し、効果的な消費電力の制御が可能となる。

以上に説明しだ笑施例はバッファメモリ部２に存在する
有効なデータ数をカウント計数値が零でないときに、有
効データ格納表示信号すを出力することによりバッファ
メモリ部２の電源制御をすることにより、バッファメモ
リｓ２にて消費される電力を、効率的に制御することを
可能にしている。

本発明のバッファメモリ装置は、データブロック数カウ
ンタを追加して、バッファメモリ部に有効データが記憶
されているときに有効データ格納表示信号を出力するこ
とによシ、有効データ格納表示信号が供給されないとき
に電源部からバッファメモリ部への電源供給を停止する
ことにょシ、バッファメモリ部に有効データが存在しな
いときにはバッファメモリ部における電力消費をなくす
ことができるため、消費電力を削う成することができる
という効果がある。

すなわち、本発明のバッファメモリ装置は、バッファメ
モリ部に格納されているデータブロック数をカウントす
るカウンタを設け、その出方にょシパッファメモリ部の
電源を制御するという構成をとることにより、自動的に
消費電力を効率的に制御できるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図である。 １・・・・・・電源部、２・・自・・バッファメモリ部
、３・・・・・・中央制御部、４・・・・・・データ入
出カ装置、５・・・・・・データ入出力制御部、６・・
・・・・データブロック数カウンタ、７・・・・・・電
源供給制御部、Ｒ・・・・・・リレー、ＳＷ・・・・・
・メモリ部電源制御スイッチ、几Ｄ・旧・・リレー駆動
部、Ｐ・・・・・・電源線、ａ・・・・・・データブロ
ック数カウント信号、ｂ・・・・・・有効データ格納表
示信号、Ｃ・・・・・・書込読出指令、ｄ・・・・・・
リレー制御信号、Ｄ・・・・・・データ。 　１３−

Claims (1)

【特許請求の範囲】
1. 各部に電源を供給する電源部と、データの書込読出がブ
   ロック単位に行なわれるバッファメモリ部と、データの
   書込指示および読出指示を出力するとともにとの書込指
   示に先だってカウントアツプを指示しＪｃ出完了時にカ
   ウントダウンを指示するデータブロック数カウント信号
   を出力する中央制御部と、前記４）込指示に応じてデー
   タ入出力装置から供給されるブロック単位の前記データ
   を前記バッファメモリ部に書き込み前記読出指示に応じ
   て前記バッファメモリ部から読み出されたブロック単位
   の前記データを前記データ入出力装、瞳に供給するデー
   タ入出力制御部と、前記データブロック数カウント信号
   を計数し零でないときに前記バッファメモリ部に有効デ
   ータが格納されていることを示す有効データ格納表示信
   号を出力するデータブロック数カウントと、前記有効デ
   ータ格納表示信号が供給されないときに前記電源部から
   前記バッファメモリ部に供給され含ヒ傭源を停止する電
   源供給制御部とを含むことを特徴とするバッファメモリ
   装置。