JPS60562A - システム切替制御装置 - Google Patents
システム切替制御装置Info
- Publication number
- JPS60562A JPS60562A JP58107862A JP10786283A JPS60562A JP S60562 A JPS60562 A JP S60562A JP 58107862 A JP58107862 A JP 58107862A JP 10786283 A JP10786283 A JP 10786283A JP S60562 A JPS60562 A JP S60562A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output switching
- information processing
- information
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の属する分野）
本発明は、デユープレックス構成システム、１だは、３
台以上の情報処理装装置から構成されるシステムにおけ
る、入出力切替装置の切替状態の制御を行うシステム切
替制御装置に関するものでちる。
台以上の情報処理装装置から構成されるシステムにおけ
る、入出力切替装置の切替状態の制御を行うシステム切
替制御装置に関するものでちる。
（従来の技術）
従来のシステム切替制御装置では、情報処理装置からの
指示に基づき入出力切替装置に対し入出力切替指示信号
を送出して因だが、入出力切替装置の切替状態を読出し
情報処理装置に通知することはできなかった。
指示に基づき入出力切替装置に対し入出力切替指示信号
を送出して因だが、入出力切替装置の切替状態を読出し
情報処理装置に通知することはできなかった。
このため、情報処理装置から、システム切替制御装置に
対して入出力切替指示を送出した後、入出力切替状態を
読出し入出力切替動作の確認を行うことができなかった
。
対して入出力切替指示を送出した後、入出力切替状態を
読出し入出力切替動作の確認を行うことができなかった
。
また、入出力動作で異常を検出した時、他の情報処理装
置からの入出力切替動作により入出力装置が自情報処理
装置とは切離されているため異常となったのか、又は入
出力装置が障害のため異常となったのかを判別すること
ができなかった。
置からの入出力切替動作により入出力装置が自情報処理
装置とは切離されているため異常となったのか、又は入
出力装置が障害のため異常となったのかを判別すること
ができなかった。
（発明の目的）
本発明１はこれらの欠点を解決するために、情報処理装
置からの指示に基づき、入出力切替装置の入出力切替状
態を読取り可能なようＫしたものである。
置からの指示に基づき、入出力切替装置の入出力切替状
態を読取り可能なようＫしたものである。
（発明の構成および作用）
第１図は、情報処理システムのシステム構成の一例であ
って、１はシステム切替制御装置、２１゜２２は情報処
理装置、３１． ３２． ３３は入出力切替装置である
。
って、１はシステム切替制御装置、２１゜２２は情報処
理装置、３１． ３２． ３３は入出力切替装置である
。
第２図は、本発明のシステム切替制御装置の一実施例の
構成を示すブロック図で、第１図の７ステム切替制御装
置１に相幽するものであり、１１は情報処理装置とのイ
ンタフェース制御部、１２は情報処理装置からの指示を
解読して入出力切換装置３１〜３３とのインタフェース
制御部１３に対し入出力切替えあるいは切替状態読取り
を指示する制御部、１４は入出力切替装置とのインタフ
ェース制御部１３からの読取り情報を保持する回路であ
る。
構成を示すブロック図で、第１図の７ステム切替制御装
置１に相幽するものであり、１１は情報処理装置とのイ
ンタフェース制御部、１２は情報処理装置からの指示を
解読して入出力切換装置３１〜３３とのインタフェース
制御部１３に対し入出力切替えあるいは切替状態読取り
を指示する制御部、１４は入出力切替装置とのインタフ
ェース制御部１３からの読取り情報を保持する回路であ
る。
第３図は、システム切替制御装置と情報処理装置との間
でやり取シされる情報の一例で、（ａ）は情報処理装置
からシステム切替制御装置に送られる情報、（ｂ）はシ
ステム切替制御装置から情報処理装置に送られる情報で
ある。
でやり取シされる情報の一例で、（ａ）は情報処理装置
からシステム切替制御装置に送られる情報、（ｂ）はシ
ステム切替制御装置から情報処理装置に送られる情報で
ある。
第３図（ａ）および（ｂ）に示される情報にいいずれも
、例えば、情報のビット０〜７はコード、８〜］５は切
替状態部、１６〜３１は入出力切替装置指定部に割シ当
てらね、て；−ｃ１情報の内容は１６進数表示される。
、例えば、情報のビット０〜７はコード、８〜］５は切
替状態部、１６〜３１は入出力切替装置指定部に割シ当
てらね、て；−ｃ１情報の内容は１６進数表示される。
第３図（ａ） において、情報のビット０〜７（コード
）が０１ （１６進）のときは、ビット１６〜３１で指
定する入出力切換装置妬対し、ビット８〜１５で指定す
る切替状態への切替えを指示し、ｏ２のときは、ビット
１６〜３１で指定する入出力切替装置の切替状態の読出
しを指示する。
）が０１ （１６進）のときは、ビット１６〜３１で指
定する入出力切換装置妬対し、ビット８〜１５で指定す
る切替状態への切替えを指示し、ｏ２のときは、ビット
１６〜３１で指定する入出力切替装置の切替状態の読出
しを指示する。
情報のビット８〜１５（切替状態部）のコードカニ０寸
だ＋ｒｉ１１のときは、入出力装置がそれぞれ情報処理
装置２１捷たは２２と接続させる。
だ＋ｒｉ１１のときは、入出力装置がそれぞれ情報処理
装置２１捷たは２２と接続させる。
情報のビット１６〜３１（入出力切替装置指定部）のコ
ードが０００１．０００２まだはｏｏｏ３ノときは、そ
れぞれ、入出力切替装置３１．３２または３３を指定す
る。
ードが０００１．０００２まだはｏｏｏ３ノときは、そ
れぞれ、入出力切替装置３１．３２または３３を指定す
る。
第３図（ｂ）においては、情報のビットｏ〜７（コード
）が０２のとき、ビット１６〜３１で示す入出力切替装
置の切替状態を示す（これは情報処理装置からの切替状
態読出し指示、コード−ｏ２に対する応答である。）。
）が０２のとき、ビット１６〜３１で示す入出力切替装
置の切替状態を示す（これは情報処理装置からの切替状
態読出し指示、コード−ｏ２に対する応答である。）。
情報のピント８〜１５および１６〜３１のコードについ
ては第３図（ａ）の場合と同じである。
ては第３図（ａ）の場合と同じである。
次に、第２図および第３図を用いて本発明の詳細な説明
する。
する。
情報処理装置２１ｔたは２２のいずれかから情報（指示
）が送られて来ると、インタフェース制御部１１はその
指示を制御部１２に送るさともに、いずれの情報処理装
置から指示が送られて来たかをインタフェース制御部１
１内の記憶部１．１１に記憶する。
）が送られて来ると、インタフェース制御部１１はその
指示を制御部１２に送るさともに、いずれの情報処理装
置から指示が送られて来たかをインタフェース制御部１
１内の記憶部１．１１に記憶する。
情報処理装置２１または２２から情報を受取ると、制御
部１２は情報のビット０〜７（コード）を解読し、入出
力切替指示〔コードがｏｌ（１６進）の指示〕でちると
、情報のビット１６〜３１で指定される入出力切替装置
３１，３２又は３３を情報のビット８〜１５で指定され
る状態に切替えるようインタフェース制御部１３に指示
する。
部１２は情報のビット０〜７（コード）を解読し、入出
力切替指示〔コードがｏｌ（１６進）の指示〕でちると
、情報のビット１６〜３１で指定される入出力切替装置
３１，３２又は３３を情報のビット８〜１５で指定され
る状態に切替えるようインタフェース制御部１３に指示
する。
インタフェース制御部１３は制御部１２からの指示に基
づき、指定された入出力切替装置３］、３２又は３３に
対して入出力切替指示信号（切替指示０又は切替指示１
）を送出する。
づき、指定された入出力切替装置３］、３２又は３３に
対して入出力切替指示信号（切替指示０又は切替指示１
）を送出する。
情報処理装置２１才だＶｉ２２からの指示が入出力切替
状態読取り指示〔情報処理装置からの情報のビット０〜
７がＱ２（１，６進）〕のとき、制御部］２は情報のビ
ット１６〜３１で指定される入出力切替装置３１． ３
２又は３３の入出力切替状態の読取りをインタフェース
制御部１３に指示する。
状態読取り指示〔情報処理装置からの情報のビット０〜
７がＱ２（１，６進）〕のとき、制御部］２は情報のビ
ット１６〜３１で指定される入出力切替装置３１． ３
２又は３３の入出力切替状態の読取りをインタフェース
制御部１３に指示する。
インタフェース制御部１３は制御部１２からの指示に基
づき、指定された入出力切替装置に対して切替状態読取
り信号を送出し、入出力切替装置からの切替状態表示信
号によシ保持回路１４に切替状態情報をセントする。
づき、指定された入出力切替装置に対して切替状態読取
り信号を送出し、入出力切替装置からの切替状態表示信
号によシ保持回路１４に切替状態情報をセントする。
例えば、入出力切替装置３１に対し切替状態読取り信号
を送出し、入出力切替装置３１からの切替状態表示信号
がＯ（入出力切替装置３１ Ｋ接続される入出力装置が
情報処理装置２１の１７０インタフエースに接がること
を示す）であると、インタフェース制御部１３は保持回
路１４にビット０〜７＝０２（１６進）、ビット８〜１
５二１０（１６進）、ビット１６〜３１ ＝ ０００１
（１６進）の切替状態情報をセットする。
を送出し、入出力切替装置３１からの切替状態表示信号
がＯ（入出力切替装置３１ Ｋ接続される入出力装置が
情報処理装置２１の１７０インタフエースに接がること
を示す）であると、インタフェース制御部１３は保持回
路１４にビット０〜７＝０２（１６進）、ビット８〜１
５二１０（１６進）、ビット１６〜３１ ＝ ０００１
（１６進）の切替状態情報をセットする。
保持回路１４に切替状態情報がセットされると、インタ
フェース制御部１１は保持回路１４の内容を読出し、本
切替状態情報を入出力切替状態読取り指示元の情報処理
装置２１−！だは２２（いずれの情報処理装置から指示
されたかは記憶回路１１１に記憶されている）Ｋ対して
送出する。
フェース制御部１１は保持回路１４の内容を読出し、本
切替状態情報を入出力切替状態読取り指示元の情報処理
装置２１−！だは２２（いずれの情報処理装置から指示
されたかは記憶回路１１１に記憶されている）Ｋ対して
送出する。
表
表は、システム切替制御装置と入出力信号切替装置との
間のインタフェース信号の一例である。
間のインタフェース信号の一例である。
第４図は本発明のシステム切替制御装置の他の実施例の
構成を示すブロック図であり、１１は情報処理装置との
インタフェース制御部、１２は情報処理装置からの指示
を解読して入出力切替装置とのインタフェース制御部１
３に入出力切替指示を出す回路、１５は入出力切替装置
３１．３２．３３毎に入出力切替状態を記憶する回路で
ある。
構成を示すブロック図であり、１１は情報処理装置との
インタフェース制御部、１２は情報処理装置からの指示
を解読して入出力切替装置とのインタフェース制御部１
３に入出力切替指示を出す回路、１５は入出力切替装置
３１．３２．３３毎に入出力切替状態を記憶する回路で
ある。
情報処理装置２１または２２のいずれかから指示が送ら
れて来ると、インタフェース制御部１１はその指示を制
御部１２に送るとともに、いずれの情報処理装置からの
指示であるかを記憶回路１１１に記憶する。
れて来ると、インタフェース制御部１１はその指示を制
御部１２に送るとともに、いずれの情報処理装置からの
指示であるかを記憶回路１１１に記憶する。
情報処理装置２１または２２がらの入出力切替指示〔ビ
ット０〜７が０１．（１６進）の情報〕を受取ると、制
御部１２は情報のピント１６〜３１で指定された入出力
切替装置３Ｌ ３２又は３３に情報のビット８〜１５で
示す切替指示信号を送出することをインタフェース制御
部１３に指示するとともに、指定された入出力切替装置
３１．３２又は３３に対応した記憶回路１５のエントリ
ー１５１．１５２又は１５３に入出力切替状態情報（情
報処理装置から送らり。
ット０〜７が０１．（１６進）の情報〕を受取ると、制
御部１２は情報のピント１６〜３１で指定された入出力
切替装置３Ｌ ３２又は３３に情報のビット８〜１５で
示す切替指示信号を送出することをインタフェース制御
部１３に指示するとともに、指定された入出力切替装置
３１．３２又は３３に対応した記憶回路１５のエントリ
ー１５１．１５２又は１５３に入出力切替状態情報（情
報処理装置から送らり。
てきた情報のビット８〜１５の内容）を格納する。
例えば、情報処理装置２】から、入出力切替装置３１を
情報処理装置２１側に切替える指示〔ピノ）０−７＝０
１（１６進）、ビット８−１５ ＝ １０（１６進）、
ビット１６〜３１ ＝ ０００１ （１６進）の情報〕
を受取ると、制御部１２はインタフェース制御部１３に
対し入出力切替装置３１への入出力切替指示信号（切替
指示０）送出を指示するとともに、入出力切替装置３１
に対応した記憶回路Ｊ５のエン）ＩＪ−１５１のビット
８〜３１に情報処理装置２１がらの情報のビット８〜１
５を格納する。
情報処理装置２１側に切替える指示〔ピノ）０−７＝０
１（１６進）、ビット８−１５ ＝ １０（１６進）、
ビット１６〜３１ ＝ ０００１ （１６進）の情報〕
を受取ると、制御部１２はインタフェース制御部１３に
対し入出力切替装置３１への入出力切替指示信号（切替
指示０）送出を指示するとともに、入出力切替装置３１
に対応した記憶回路Ｊ５のエン）ＩＪ−１５１のビット
８〜３１に情報処理装置２１がらの情報のビット８〜１
５を格納する。
情報処理装置２１−１．たは２２がら、入出力切替状態
読取り指示〔ビット０〜７＝０２（托進）の情報〕を受
取ると、制御部１２は情報のビット１６〜３１で指定さ
れた入出力切替装置３１．３２又は３３に対応する記憶
回路１５のエントリー１５］、 １５２又は１５３に格
納されている情報を読出し、インクフエース制御部１１
を介して指示光の情報処理装置２１または２２に入出力
切替状態情報として報告する。
読取り指示〔ビット０〜７＝０２（托進）の情報〕を受
取ると、制御部１２は情報のビット１６〜３１で指定さ
れた入出力切替装置３１．３２又は３３に対応する記憶
回路１５のエントリー１５］、 １５２又は１５３に格
納されている情報を読出し、インクフエース制御部１１
を介して指示光の情報処理装置２１または２２に入出力
切替状態情報として報告する。
例えば、情報処理装置２１がら、入出力切替装置３１の
入出力切替状態読取り指示〔ビット０〜７ミＱ２ （１
６進）、ビット１６〜３に０００１ （１６進）の情報
〕を受取ると、制御部１２は記憶回路１５のエン） ’
）−１５１の内容を読出し入出力切替状態情報のピント
８〜１５とし、インタフェース制御部１１を介して、情
報処理装置２１に報告する。
入出力切替状態読取り指示〔ビット０〜７ミＱ２ （１
６進）、ビット１６〜３に０００１ （１６進）の情報
〕を受取ると、制御部１２は記憶回路１５のエン） ’
）−１５１の内容を読出し入出力切替状態情報のピント
８〜１５とし、インタフェース制御部１１を介して、情
報処理装置２１に報告する。
（入出力切替状態情報のピッ）Ｏ〜７，１６〜３１は情
報処理装置からの入出力切替状態読取り指示のビット０
〜７，１６〜３１と同じ内容とする。）本実施例では、
情報処理装置からの入出カ切替状態読取シ指示受取シ時
、システム切替制御装置から入出力切替装置に対して入
出カ切替状態読取シ信号を送出しないため、システム切
替制御装置との間で切替状態読取り及び切替状態表示の
インタフェース信号線をもたない入出力切替装置に対し
ても情報処理装置からの入出力切替状態の読取りを可能
とすることができる。
報処理装置からの入出力切替状態読取り指示のビット０
〜７，１６〜３１と同じ内容とする。）本実施例では、
情報処理装置からの入出カ切替状態読取シ指示受取シ時
、システム切替制御装置から入出力切替装置に対して入
出カ切替状態読取シ信号を送出しないため、システム切
替制御装置との間で切替状態読取り及び切替状態表示の
インタフェース信号線をもたない入出力切替装置に対し
ても情報処理装置からの入出力切替状態の読取りを可能
とすることができる。
（効 果）
以上説明したように、本発明によれば入出力切替状態を
情報処理装置から確認することができ、デユープレック
ス構成システム等で系切替を行ったときの切替動作の確
認、あるいは入出力動作異常時の原因切分は等を行うこ
とができる利点がある。
情報処理装置から確認することができ、デユープレック
ス構成システム等で系切替を行ったときの切替動作の確
認、あるいは入出力動作異常時の原因切分は等を行うこ
とができる利点がある。
第１図は情報処理システムの構成の一例を示す図、第２
図は本発明の一実施例の構成を示すブロック図、第３図
は本発明のシステム切替制御装置と情報処理装置との間
でやり取りされる情報の一例を示す図、第４図は本発明
の他の実施例の構成を示すブロック図である。 １ ・・・・・・・・システム切替制御装置、１１・・
・・・・ 情報処理装置とのインタフェース制御部、１
２・・・・・・・・情報処理装置からの指示を解読する
制御部、１３・・・・・・・・・入出力切替装置とのイ
ンタフェース制御部、１４・・・・・・・・・インタフ
ェース制御部１３からの入出力切替状態情報を保持する
回路、 １５・・・用…情報処理装置からの入出力切替
指示情報を記憶する記憶回路、２１．２２・・・・・・
用情報処理装置１３１、３２．３３・・・・・・・・・
入出力切替装置、１１１川・・・・・・記憶部。 ６
図は本発明の一実施例の構成を示すブロック図、第３図
は本発明のシステム切替制御装置と情報処理装置との間
でやり取りされる情報の一例を示す図、第４図は本発明
の他の実施例の構成を示すブロック図である。 １ ・・・・・・・・システム切替制御装置、１１・・
・・・・ 情報処理装置とのインタフェース制御部、１
２・・・・・・・・情報処理装置からの指示を解読する
制御部、１３・・・・・・・・・入出力切替装置とのイ
ンタフェース制御部、１４・・・・・・・・・インタフ
ェース制御部１３からの入出力切替状態情報を保持する
回路、 １５・・・用…情報処理装置からの入出力切替
指示情報を記憶する記憶回路、２１．２２・・・・・・
用情報処理装置１３１、３２．３３・・・・・・・・・
入出力切替装置、１１１川・・・・・・記憶部。 ６
Claims (2)
- （１） 複数の情報処理装置及び１つ又は複数の入出力
切替装置とのインタフェースを設け、情報処理装置から
の入出力切替指示に基づき、１つ又は複数の入出力切替
装置に対して入出力切替指示信号を送出するシステム切
替制御装置において、情報処理装置からの入出力切替状
態読取り指示を受信したとき、１つ又は複数の入出力切
替装置に対して入出力切替状態読取υ信号を送出し、そ
れに基づく切替状態情報を入出力切替装置から受取υ、
その切替状態情報を上記入出力切替状態読取シ指示を送
出した情報処理装置へ転送することを特徴とするシステ
ム切替制御装置。 - （２） 複数の情報処理装置及び１つ又は複数の入出力
切替装置とのインタフェースを設け、情報処理装置から
の入出力切替指示に基づき、１つ又は複数の入出力切替
装置に対して入出力切替指示信号を送出するシステム切
替制御装置において、情報処理装置からの入出力切替指
示を受信したとき、入出力切替装置に対して入出力切替
指示信号を送出するとともに、その入出力切替指示情報
を記憶しておき、情報処理装置からの入出力切替状態読
取り指示を受信したとき、システム切替制御装置内に記
憶した入出力切替指示情報に基づき入出力切替状態情報
を作成し、その入出力切替状態情報を上記入出力切替状
態読取り指示を送出した情報処理装置へ送信することを
特徴とするシステム切替制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107862A JPS60562A (ja) | 1983-06-17 | 1983-06-17 | システム切替制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58107862A JPS60562A (ja) | 1983-06-17 | 1983-06-17 | システム切替制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60562A true JPS60562A (ja) | 1985-01-05 |
Family
ID=14469953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58107862A Pending JPS60562A (ja) | 1983-06-17 | 1983-06-17 | システム切替制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60562A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257031A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | 切換え制御方式 |
| JPH0337537U (ja) * | 1989-08-25 | 1991-04-11 |
-
1983
- 1983-06-17 JP JP58107862A patent/JPS60562A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6257031A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | 切換え制御方式 |
| JPH0337537U (ja) * | 1989-08-25 | 1991-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4156932A (en) | Programmable communications controller | |
| KR860009351A (ko) | 입출력 제어 시스템 | |
| JPS60562A (ja) | システム切替制御装置 | |
| JPH0776932B2 (ja) | デ−タ伝送方式 | |
| JPH0520078Y2 (ja) | ||
| JPS5952861B2 (ja) | 非同期処理系の転送装置切替え方式 | |
| JP3319987B2 (ja) | 負荷制御システム | |
| JPS5873255A (ja) | 回線制御処理装置 | |
| JPS62287746A (ja) | 伝送制御装置 | |
| JPS6037024A (ja) | 電源制御方式 | |
| JPS6045867A (ja) | 情報処理装置 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JPH01261766A (ja) | データ通信方式 | |
| JPS58197536A (ja) | デバイス選択方式 | |
| JPH09330305A (ja) | システム複合型装置 | |
| JPH04241247A (ja) | 磁気テープ装置 | |
| JPH0573404A (ja) | シングルチツプマイクロコンピユータ | |
| JPS6138656U (ja) | 電子複写機制御装置 | |
| JPS59160333A (ja) | ２重系伝送路切換装置 | |
| JPH07306840A (ja) | コンピュータシステム | |
| JPS6227846A (ja) | 入出力チヤネル | |
| JPH0568157B2 (ja) | ||
| JPH03240148A (ja) | 系切替動作保護回路 | |
| JPH02263205A (ja) | プログラマブル・コントローラのリモートｉ／ｏ装置 | |
| JPH04337285A (ja) | 照明負荷制御システム |