JPS6121557A - バス切換装置 - Google Patents
バス切換装置Info
- Publication number
- JPS6121557A JPS6121557A JP14286284A JP14286284A JPS6121557A JP S6121557 A JPS6121557 A JP S6121557A JP 14286284 A JP14286284 A JP 14286284A JP 14286284 A JP14286284 A JP 14286284A JP S6121557 A JPS6121557 A JP S6121557A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- bus
- power
- section
- switching command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、複数の中央処理装置を備えた電子計算機シス
テムにおける入出力バス信号線の切換えを行うバス切換
装置に関する。
テムにおける入出力バス信号線の切換えを行うバス切換
装置に関する。
従来、この種のバス切換装置では電源投入時に初期状態
を設定ずぶものが広く知られている。このため停電など
により電源がオフとなったのちに、再度電源が投入され
た場合は、バスの切換状態を電源がオフとなる以前の状
態に復帰させるためにはオペレータによる介入操作が必
要であった。
を設定ずぶものが広く知られている。このため停電など
により電源がオフとなったのちに、再度電源が投入され
た場合は、バスの切換状態を電源がオフとなる以前の状
態に復帰させるためにはオペレータによる介入操作が必
要であった。
このようなオペレータによる操作を不要とするでバス切
換装置を制御できるようにし、バスの切換状態情報を電
子計算機システム内に設けられた磁気ディスク装置など
に記憶させておき、電源が投入されたときに磁気ディス
ク装置などに記憶させておいたバスの切換状態情報に従
ってバス切換装置を制御することにより、電源がオフと
なる以前の状態に復帰させる方法が考えられた。
換装置を制御できるようにし、バスの切換状態情報を電
子計算機システム内に設けられた磁気ディスク装置など
に記憶させておき、電源が投入されたときに磁気ディス
ク装置などに記憶させておいたバスの切換状態情報に従
ってバス切換装置を制御することにより、電源がオフと
なる以前の状態に復帰させる方法が考えられた。
この方法によると、電源の復旧時にその前の状態を回復
できるが、バスの切換状態情報を記憶させておく磁気デ
ィスク装置などをバス切換装置によって切換える複合シ
ステムを構築することができない。すなわち、磁気ディ
スク装置と２系統の電子計算機システムとをバス切換装
置によって接続する複合システムでは、一方の系統の電
子計算機システムが障害などのため運転を停止している
間に停電が生じた場合には、電源が再投入された直後に
磁気ディスク装置が上記一方の系統の電子計算機システ
ムと接続されていればよいが停電の間に上記障害が回復
するなどの新しい状態になっていると、磁気ディスク装
置が接続されていないことがある。このときにはバス切
換装置を電源がオフとなる以前の状態に復帰させること
ができない。
できるが、バスの切換状態情報を記憶させておく磁気デ
ィスク装置などをバス切換装置によって切換える複合シ
ステムを構築することができない。すなわち、磁気ディ
スク装置と２系統の電子計算機システムとをバス切換装
置によって接続する複合システムでは、一方の系統の電
子計算機システムが障害などのため運転を停止している
間に停電が生じた場合には、電源が再投入された直後に
磁気ディスク装置が上記一方の系統の電子計算機システ
ムと接続されていればよいが停電の間に上記障害が回復
するなどの新しい状態になっていると、磁気ディスク装
置が接続されていないことがある。このときにはバス切
換装置を電源がオフとなる以前の状態に復帰させること
ができない。
本発明は、上記欠点を除去し、電源の再投入時に電源が
オフとなる以前のバスの切換状態に自動的に復帰するこ
とができるバス切換装置を提供することを目的とする。
オフとなる以前のバスの切換状態に自動的に復帰するこ
とができるバス切換装置を提供することを目的とする。
本発明は、複数の中央処理装置の入出力バス信号線を切
換えるバス切換部と、上記複数の各中央処理装置からの
切換要求信号を受信する切換要求受信回路と、この切換
要求受信回路に接続されたアドレス情報線および双方向
データ線と、このアドレス情報線および双方向データ線
に接続されたマイクロプロセッサを含む切換制御部と、
上記アドレス情報線および上記双方向データ線に接続さ
れ、上記切換制御部に制御され、上記バス切換部上記ア
ドレス情報線および上記双方向データ線に接続され、切
換制御プログラムが格納される読み出し専用メモリとを
備えた電子計重機システムのバス切換装置において、 上記切換制御回路のデータを一時格納し、停電によりそ
の内容が消滅することがない不揮発性メモリを備え、上
記切換制御部には、バス切換部の現在の状態を上記不揮
発性メモリに記録させる手段と、電源の通電時にこの不
揮発性メモリの内容を読み出して初期状態を設定する手
段とを含むことを特徴とする。
換えるバス切換部と、上記複数の各中央処理装置からの
切換要求信号を受信する切換要求受信回路と、この切換
要求受信回路に接続されたアドレス情報線および双方向
データ線と、このアドレス情報線および双方向データ線
に接続されたマイクロプロセッサを含む切換制御部と、
上記アドレス情報線および上記双方向データ線に接続さ
れ、上記切換制御部に制御され、上記バス切換部上記ア
ドレス情報線および上記双方向データ線に接続され、切
換制御プログラムが格納される読み出し専用メモリとを
備えた電子計重機システムのバス切換装置において、 上記切換制御回路のデータを一時格納し、停電によりそ
の内容が消滅することがない不揮発性メモリを備え、上
記切換制御部には、バス切換部の現在の状態を上記不揮
発性メモリに記録させる手段と、電源の通電時にこの不
揮発性メモリの内容を読み出して初期状態を設定する手
段とを含むことを特徴とする。
切換制御回路のデータを不揮発性メモリに格納すること
によって、電源故障にさいしても複数の中央処理装置を
備えた電子計算機システムの入出力バス信号線の切換え
を支障なく行うことができる。
によって、電源故障にさいしても複数の中央処理装置を
備えた電子計算機システムの入出力バス信号線の切換え
を支障なく行うことができる。
第２図は本発明が適用される電子計算機システムの構成
ブロック図である。
ブロック図である。
第２図では２組の中央処理装置１ａおよび１ｂと４組の
入出力装置２ａ、２ｂ、３ａおよび３ｂが１組のバス切
換装置１０により入出力バス４ａ、４ｂ、５ａおよび５
ｂによって制御される構成例を示している。
入出力装置２ａ、２ｂ、３ａおよび３ｂが１組のバス切
換装置１０により入出力バス４ａ、４ｂ、５ａおよび５
ｂによって制御される構成例を示している。
この場合、あるときは中央処理装置ｔｌａと入出゛力装
置３ａが入出力バス４ａおよび５ａを介して接続され、
中央処理装置１ｂと入出カー装置３ｂが入出力バス４ｂ
および５ｂを介して接続される。
置３ａが入出力バス４ａおよび５ａを介して接続され、
中央処理装置１ｂと入出カー装置３ｂが入出力バス４ｂ
および５ｂを介して接続される。
また、あるときは中央処理装置１ａと入出力装置３ｂが
入出力バス４ａおよび５ｂを介して接続され、中央処理
装置１ｂと入出力装Ｗ３ａが入出力バス４ｂおよび５ａ
を介して接続される。
入出力バス４ａおよび５ｂを介して接続され、中央処理
装置１ｂと入出力装Ｗ３ａが入出力バス４ｂおよび５ａ
を介して接続される。
第１図はこのような電子計算機システムにおける本発明
の実施例を示すブロック構成図である。
の実施例を示すブロック構成図である。
第１′図で鎖線内はバス切換装Ｗ１０である。この内部
には人出力バス４ａ、４ｂ、５ａおよび５ｂをそれぞれ
切換えるバス切換部１１、第２図に示される中央処理装
置１ａ、、ｌｂからそれぞれの切換要求信号を受信ｊる
切換要求受信回路、である切換要求受信部１２、この切
換要求受信部１２に接続されたアドレス情報線１０１と
双方向データ線１０２、このアドレス情報線１０１ と
双方向データ線１０２が接続されかつ図外のマイクロプ
ロセッサを含む切換制御部１３、上記のアドレス情報綿
１０１ と双方向データ線１０２が接続されかつバス切
換部１１に切換指令信号を送出する切換指令信号線１０
３により接続された切換アダプタ１４ならびに上記のア
ドレス情報綿１０１ と双方向データｗＡ１０２が接続
され切換制御プログラムが格納されている読み出し専用
メモＩＪ１５とが格納されている。
には人出力バス４ａ、４ｂ、５ａおよび５ｂをそれぞれ
切換えるバス切換部１１、第２図に示される中央処理装
置１ａ、、ｌｂからそれぞれの切換要求信号を受信ｊる
切換要求受信回路、である切換要求受信部１２、この切
換要求受信部１２に接続されたアドレス情報線１０１と
双方向データ線１０２、このアドレス情報線１０１ と
双方向データ線１０２が接続されかつ図外のマイクロプ
ロセッサを含む切換制御部１３、上記のアドレス情報綿
１０１ と双方向データ線１０２が接続されかつバス切
換部１１に切換指令信号を送出する切換指令信号線１０
３により接続された切換アダプタ１４ならびに上記のア
ドレス情報綿１０１ と双方向データｗＡ１０２が接続
され切換制御プログラムが格納されている読み出し専用
メモＩＪ１５とが格納されている。
本発明の特徴とするところは上記のアドレス情報線１０
１および双方向データ線１０２に書き込みと読み出しが
可能な不揮発性メモリ１６が接続されていることである
。
１および双方向データ線１０２に書き込みと読み出しが
可能な不揮発性メモリ１６が接続されていることである
。
第１図において、切換制御部１３は読み出し専用メモリ
１５に格納されている制御プログラムを読み出して実行
することにより、不揮発性メモリ１６、切換要求受信部
１２および切換アダプタ１４を制御する。
１５に格納されている制御プログラムを読み出して実行
することにより、不揮発性メモリ１６、切換要求受信部
１２および切換アダプタ１４を制御する。
すてに電源が投入されている状態においては、切換要求
受信部１２が受取った切換要求は切換制御部】３に読取
られ、切換指令に変換される。
受信部１２が受取った切換要求は切換制御部】３に読取
られ、切換指令に変換される。
切換制御部１３は切換指令を不揮発性メモリ托に書込み
、さらに同じ切換指令を切換アダプタ１４に送出する。
、さらに同じ切換指令を切換アダプタ１４に送出する。
切換指令を受取った切換アダプタ】４は切換信号線１０
３を介して切換指令信号をバス切換部１１に送出する。
３を介して切換指令信号をバス切換部１１に送出する。
バス切換部１１は切換信号に従って上記の入出力バスの
接続を行う。
接続を行う。
通常では切換アダプタ１４は切換指令信号をレジスタ回
路によって保持し、保持した切換指令より切断信号を発
生させている。ところが、停電や電源切断が生じた場合
には切換アダプタ１４は切換指令を失ってしまい、電源
が再び投゛入されても以前、の切断信号を発生すること
ができなくなる。すなわち、バス切換部は電源の切断に
よって入出力バスの接続状態をｔ／ａ、続できなくなっ
てしまう。
路によって保持し、保持した切換指令より切断信号を発
生させている。ところが、停電や電源切断が生じた場合
には切換アダプタ１４は切換指令を失ってしまい、電源
が再び投゛入されても以前、の切断信号を発生すること
ができなくなる。すなわち、バス切換部は電源の切断に
よって入出力バスの接続状態をｔ／ａ、続できなくなっ
てしまう。
本発明で電ｓ４投入時においては切換制御部１３は不揮
発性メモリ托よりすでに書き込まれている切換指令を読
出し、その切換指令を切換アダプタ１４に送出する。
発性メモリ托よりすでに書き込まれている切換指令を読
出し、その切換指令を切換アダプタ１４に送出する。
ここに使用する不揮発性メモリとしては停電時にその記
憶内容が失われることのないものであればどのような形
態のものでもよい。この実施例では一例として補助電池
でバックアップされたＲＡＭが使用された。
憶内容が失われることのないものであればどのような形
態のものでもよい。この実施例では一例として補助電池
でバックアップされたＲＡＭが使用された。
以上説明したように、本発明を実施すれば電源切断以前
に切換指令を不揮発性メモリに書き込み、電源が再投入
された時点で不揮発性メモリより読み出した切換指令に
よってバスの切換えを行うことにより、バスの切換状態
を電源切断以前に自動的に復帰させることが簡単な構成
によって可能となるとともに、複合システムを構築する
にさいしての制限がなくなる効果が得られる。
に切換指令を不揮発性メモリに書き込み、電源が再投入
された時点で不揮発性メモリより読み出した切換指令に
よってバスの切換えを行うことにより、バスの切換状態
を電源切断以前に自動的に復帰させることが簡単な構成
によって可能となるとともに、複合システムを構築する
にさいしての制限がなくなる効果が得られる。
第１図は本発明一実施例を示すブロック図。
第２図は本発明が適用される電子計算機システムの構成
ブロック図。 １ ａ’＝ １ ｂ・・・中央処理装置、２ａ、２ｂ、
３ａ、３ ｂ ・・・入出力装置、４ａ、４ｂ、５ａ、
５ｂ・・・入出力バス、１０・・・バス切換装置、１１
・・・バス切換部、１２・・・切換要求受信部、１３・
・・切換制御部、１４・・・切換−アダプタ、１５・・
・読み出し専用メモリ、１６・・・不揮発性メモリ、１
０１・・・アドレス情報線、１０２・・・双方向データ
線、１０３・・・切、換指令信号線。
ブロック図。 １ ａ’＝ １ ｂ・・・中央処理装置、２ａ、２ｂ、
３ａ、３ ｂ ・・・入出力装置、４ａ、４ｂ、５ａ、
５ｂ・・・入出力バス、１０・・・バス切換装置、１１
・・・バス切換部、１２・・・切換要求受信部、１３・
・・切換制御部、１４・・・切換−アダプタ、１５・・
・読み出し専用メモリ、１６・・・不揮発性メモリ、１
０１・・・アドレス情報線、１０２・・・双方向データ
線、１０３・・・切、換指令信号線。
Claims (1)
- （１）複数の中央処理装置の入出力バス信号線を切換え
るバス切換部と、 上記複数の各中央処理装置からの切換要求信号を受信す
る切換要求受信回路と、 この切換要求受信回路に接続されたアドレス情報線およ
び双方向データ線と、 このアドレス情報線および双方向データ線に接続された
マイクロプロセッサを含む切換制御部と、上記アドレス
情報線および上記双方向データ線に接続され、上記切換
制御部に制御され、上記バス切換部に切換指令信号を送
出する切換アダプタと、 上記アドレス情報線および上記双方向データ線に接続さ
れ、切換制御プログラムが格納される読み出し専用メモ
リと を備えた電子計算機システムのバス切換装置において、 上記切換制御回路のデータを一時格納し、停電によりそ
の内容が消滅することがない不揮発性メモリを備え、上
記切換制御部には、バス切換部の現在の状態を上記不揮
発性メモリに記録させる手段と、電源の通電時にこの不
揮発性メモリの内容を読み出して初期状態を設定する手
段と を含むことを特徴とするバス切換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14286284A JPS6121557A (ja) | 1984-07-10 | 1984-07-10 | バス切換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14286284A JPS6121557A (ja) | 1984-07-10 | 1984-07-10 | バス切換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6121557A true JPS6121557A (ja) | 1986-01-30 |
Family
ID=15325336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14286284A Pending JPS6121557A (ja) | 1984-07-10 | 1984-07-10 | バス切換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6121557A (ja) |
-
1984
- 1984-07-10 JP JP14286284A patent/JPS6121557A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330475B1 (en) | Configuration control system | |
| US5159671A (en) | Data transfer unit for small computer system with simultaneous transfer to two memories and error detection and rewrite to substitute address | |
| US4603406A (en) | Power backed-up dual memory system | |
| EP0173967B1 (en) | Microprogram load unit | |
| US5481756A (en) | DMA controller mailing auto-initialize halting unit | |
| JPS6121557A (ja) | バス切換装置 | |
| JPH0122653B2 (ja) | ||
| JP2626127B2 (ja) | 予備系ルート試験方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| US5434979A (en) | Disk drive controller | |
| JP2904266B2 (ja) | バス縮退に対処できるメモリ接続制御装置 | |
| JP2778343B2 (ja) | 監視制御装置 | |
| KR100272050B1 (ko) | 데이터 제어방법 | |
| JPH04263333A (ja) | メモリ二重化方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPH0664561B2 (ja) | 同時書込み回路 | |
| JPS60176106A (ja) | シ−ケンスコントロ−ラ | |
| JPH02166519A (ja) | マイクロプログラム制御方式 | |
| JPH07319720A (ja) | プロセッサの系切替え方式 | |
| JPS59189453A (ja) | フアイルメモリ制御方式 | |
| JPS63144496A (ja) | 記憶装置の書込み制御方式 | |
| JPH03278138A (ja) | ２重化制御方式 | |
| JPH06274323A (ja) | レビジョン整合判定回路 | |
| JPH0594265A (ja) | 多重書フアイルシステム | |
| JPS63273155A (ja) | 共有記憶装置の制御方式 |