JPS586163A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS586163A JPS586163A JP56104123A JP10412381A JPS586163A JP S586163 A JPS586163 A JP S586163A JP 56104123 A JP56104123 A JP 56104123A JP 10412381 A JP10412381 A JP 10412381A JP S586163 A JPS586163 A JP S586163A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- conductor
- film
- semiconductor substrate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 50
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000004020 conductor Substances 0.000 claims abstract description 31
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 16
- 150000002500 ions Chemical class 0.000 claims abstract description 13
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 13
- 239000010703 silicon Substances 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims description 19
- 238000007254 oxidation reaction Methods 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 229910000679 solder Inorganic materials 0.000 claims description 4
- 239000002994 raw material Substances 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 11
- 230000010354 integration Effects 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 6
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 abstract description 4
- 239000000377 silicon dioxide Substances 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract 1
- -1 boron ions Chemical class 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 210000004379 membrane Anatomy 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000992 sputter etching Methods 0.000 description 2
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 1
- 241001012508 Carpiodes cyprinus Species 0.000 description 1
- 241000272201 Columbiformes Species 0.000 description 1
- 235000000177 Indigofera tinctoria Nutrition 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 241000270666 Testudines Species 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000004927 clay Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 229940097275 indigo Drugs 0.000 description 1
- COHYTHOBJLSHDF-UHFFFAOYSA-N indigo powder Natural products N1C2=CC=CC=C2C(=O)C1=C1C(=O)C2=CC=CC=C2N1 COHYTHOBJLSHDF-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000006263 metalation reaction Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000010422 painting Methods 0.000 description 1
- 210000004303 peritoneum Anatomy 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 230000037303 wrinkles Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Drying Of Semiconductors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の集積度を向上もしくは改善させる
方法に関する。
方法に関する。
近年、半導体装置、４ＩＫ亭導体集積回路の進歩は、著
しく微細加工技術、イオン注入技術、エツチング技ｌｌ
勢がこれに大きく寄与してい為が、ことで素子寸法を比
例細小したとして％ランタクトホールの開口技術、会せ
余裕等により従来技術の１１では集積度を大巾に向上さ
せに＜ｈ点かありた。とのコンＩＩトホーに＊ｔｉ己整
合（セルファライン）的Ｋｉｔ成させる方法としては既
ＫｓｍｉｙｘらがｇｌｃＬＯｃＯＩ （Ｊ、Ｊ、Ａ、Ｐ
１８１９７９ ｐ−ｐ２Ｂｓ〜！１６０） とｖｋ
り方法ｔｌｌｌｌ！Ｌテいるが、必ずしも一般の技術と
してまだ受は入れられていない。その理由としては、高
１Ｉｌｌｌ！不純物を含む多結晶シリコンと基板（通常
ｌＩＩ度としては１０１５〜１Ｇ”、／ｃＩＩｓ″）の
低温領域での酸化速度の差異を利用していることによ−
、基板にはごく薄い酸化膜を、多結晶シリコン膜上には
充分厚い酸化膜を形成させて、この基板上のりすい酸化
膜のみを除去させるわけであるが、この多結晶シリコン
真上の低温酸化膜の膜質は通常の熱酸化膜（基板１０
〜１０ ／ｅｓ上の１０００℃付近で形成された熱酸
化膜のこと）Ｋ比較して極端に悪い。例えば通常の熱酸
化膜の絶縁値ｓ！１１Ｉｆは８〜９ ＭＹ／ａ＋ ｌｉ
［テｈ ｂ （７） ６Ｃ１高員度不純物を會む多結
晶シリコン膜上の低温酸化膜（〜ｙｏｏｃ＠度）のそれ
は１〜２ ＭＶ／ｃｍ徊度であるし、あわせて、弗ｌｌ
勢の耐エツチング性も極端に悪い点などが考えられる＠
また、基板と多結晶シリコンとの関Ｅ１ｍ化速度比をつ
けたことにより多結晶シリーン膜の周辺付近の酸化膜が
オー・◆−ハンダ檎造１１Ｃｆｋｂやすい・こうし九オ
ーバーハンダ構造の上に金属配線を通過させると、オー
・童−ハンダ構造Ｋ ｔ ５ ’に部分の酸化膜は他の
部分の多結晶シＩＪ：Ｉｙ上の酸化膜厚に比較してうす
いために、この部分で多結晶シリコンの配線と金属配線
とが電気的にショートしやすくなるとかが考えられるし
、通常の工。
しく微細加工技術、イオン注入技術、エツチング技ｌｌ
勢がこれに大きく寄与してい為が、ことで素子寸法を比
例細小したとして％ランタクトホールの開口技術、会せ
余裕等により従来技術の１１では集積度を大巾に向上さ
せに＜ｈ点かありた。とのコンＩＩトホーに＊ｔｉ己整
合（セルファライン）的Ｋｉｔ成させる方法としては既
ＫｓｍｉｙｘらがｇｌｃＬＯｃＯＩ （Ｊ、Ｊ、Ａ、Ｐ
１８１９７９ ｐ−ｐ２Ｂｓ〜！１６０） とｖｋ
り方法ｔｌｌｌｌ！Ｌテいるが、必ずしも一般の技術と
してまだ受は入れられていない。その理由としては、高
１Ｉｌｌｌ！不純物を含む多結晶シリコンと基板（通常
ｌＩＩ度としては１０１５〜１Ｇ”、／ｃＩＩｓ″）の
低温領域での酸化速度の差異を利用していることによ−
、基板にはごく薄い酸化膜を、多結晶シリコン膜上には
充分厚い酸化膜を形成させて、この基板上のりすい酸化
膜のみを除去させるわけであるが、この多結晶シリコン
真上の低温酸化膜の膜質は通常の熱酸化膜（基板１０
〜１０ ／ｅｓ上の１０００℃付近で形成された熱酸
化膜のこと）Ｋ比較して極端に悪い。例えば通常の熱酸
化膜の絶縁値ｓ！１１Ｉｆは８〜９ ＭＹ／ａ＋ ｌｉ
［テｈ ｂ （７） ６Ｃ１高員度不純物を會む多結
晶シリコン膜上の低温酸化膜（〜ｙｏｏｃ＠度）のそれ
は１〜２ ＭＶ／ｃｍ徊度であるし、あわせて、弗ｌｌ
勢の耐エツチング性も極端に悪い点などが考えられる＠
また、基板と多結晶シリコンとの関Ｅ１ｍ化速度比をつ
けたことにより多結晶シリーン膜の周辺付近の酸化膜が
オー・◆−ハンダ檎造１１Ｃｆｋｂやすい・こうし九オ
ーバーハンダ構造の上に金属配線を通過させると、オー
・童−ハンダ構造Ｋ ｔ ５ ’に部分の酸化膜は他の
部分の多結晶シＩＪ：Ｉｙ上の酸化膜厚に比較してうす
いために、この部分で多結晶シリコンの配線と金属配線
とが電気的にショートしやすくなるとかが考えられるし
、通常の工。
チング技術により基板上のうすい酸化膜を除去する時に
、多結晶シリ：ｘｙ腹膜上酸化膜もかなり工、チングさ
れてしｔ・うことにより電気的な絶縁性を保持しにくい
と考えられる・會た、高ａｍ不純物を含む多結晶シリコ
ンの低−熱酸化膜は欠陥密度も通常の高温で基板を酸化
した酸化膜に比較して大きいし、通常１多結晶シリ；ン
膜を低温酸化（〜７００℃）Ｋより約１００６１＠度形
成しても希弗酸（Ｈ，Ｏ：ＨＦ−２０：１〜１００：１
）でのエツチングによｈａ縁性を保持できなくなゐａこ
のため、亀多結晶シリーンの低温酸化による酸化膜な絶
縁物質として利用する場合、少なくとも数千ｌのものを
使用しなければならない・ 本発明は上記事情に鑑みなされたもので、半導体基板も
しくは半導体層上に導電体／ぐターンを形威し、熱酸化
により導電体ノ母ターンの少なくとも側面にオー・電−
ハング構造を有する厚い酸化膜を、露出する半導体基板
等に比較的薄い酸化膜を形成し、基板等の上の比較的薄
い酸化膜を方向性をもつイオン（例えばリアクティブイ
オンエツチング）Ｋより選択的に工、チング除去するこ
とによりて、オー・噌−ハング構造を有する基板上の薄
い酸化膜を残存でき、導電体ノ譬Ｉ−ンと、この上を横
切る電極配線との絶縁性の向上及び集積度の向上を達成
し得る半導体装置の製造方法を提供しようとするもので
ある。
、多結晶シリ：ｘｙ腹膜上酸化膜もかなり工、チングさ
れてしｔ・うことにより電気的な絶縁性を保持しにくい
と考えられる・會た、高ａｍ不純物を含む多結晶シリコ
ンの低−熱酸化膜は欠陥密度も通常の高温で基板を酸化
した酸化膜に比較して大きいし、通常１多結晶シリ；ン
膜を低温酸化（〜７００℃）Ｋより約１００６１＠度形
成しても希弗酸（Ｈ，Ｏ：ＨＦ−２０：１〜１００：１
）でのエツチングによｈａ縁性を保持できなくなゐａこ
のため、亀多結晶シリーンの低温酸化による酸化膜な絶
縁物質として利用する場合、少なくとも数千ｌのものを
使用しなければならない・ 本発明は上記事情に鑑みなされたもので、半導体基板も
しくは半導体層上に導電体／ぐターンを形威し、熱酸化
により導電体ノ母ターンの少なくとも側面にオー・電−
ハング構造を有する厚い酸化膜を、露出する半導体基板
等に比較的薄い酸化膜を形成し、基板等の上の比較的薄
い酸化膜を方向性をもつイオン（例えばリアクティブイ
オンエツチング）Ｋより選択的に工、チング除去するこ
とによりて、オー・噌−ハング構造を有する基板上の薄
い酸化膜を残存でき、導電体ノ譬Ｉ−ンと、この上を横
切る電極配線との絶縁性の向上及び集積度の向上を達成
し得る半導体装置の製造方法を提供しようとするもので
ある。
すなわち、本発明は半導体基板もしくは半導体層上に導
電体ノｆターンを直接もしくは絶縁層を介して形成する
工程と、熱酸化処理を施して導電体パターンの少なくと
も側面にオー／考−ハング構造の厚い酸化膜を、露出す
る半導体基板もしくは半導体層に比較的薄い酸化膜を、
形成する工程と、活性化されかつ方向性をもつイオンも
しくは分子により処理して前記す−・寸−ハング構造を
有する厚い酸化膜直下の比較的薄い酸化膜部分以外の薄
い酸化膜を選択的に工、チング除去する工程とを具備し
たことを特徴とするものである。
電体ノｆターンを直接もしくは絶縁層を介して形成する
工程と、熱酸化処理を施して導電体パターンの少なくと
も側面にオー／考−ハング構造の厚い酸化膜を、露出す
る半導体基板もしくは半導体層に比較的薄い酸化膜を、
形成する工程と、活性化されかつ方向性をもつイオンも
しくは分子により処理して前記す−・寸−ハング構造を
有する厚い酸化膜直下の比較的薄い酸化膜部分以外の薄
い酸化膜を選択的に工、チング除去する工程とを具備し
たことを特徴とするものである。
本発明における導電体パターンの形成手段としては、例
えば半導体基板もしくは半導体層上マスクとして選択工
、チンダする方法、或いは前記導電体膜上に／々ターニ
ングされた絶縁属及び耐酸化性絶縁膜を形成し、これら
をマスクとして選択工、チングする方法、を採用し得る
・ことで用いる導電体膜は、例えば不純物ドープ多結晶
シリコン、不純物ドーグ非晶質シリコン或いはモリブデ
ンシリサイド、タングステンシリサイドなどの金属シリ
サイドから選択された材料より形成される。但し、前記
導電体Ｉり一ンはアンド−／多結晶シリコン、アンドー
ノ非晶質シリコンを出発材料とし、その後の工１ｉＫよ
一不細物ドーデした多結晶シリコン、非晶質シリーン、
もしくは金属シリサイド化したものでもよい・また、上
記導電体膜上に形成される絶縁膜としては、例えばＣＶ
Ｄ −８１０，Ｌ耐酸化性絶縁膜としてはシリコン窒化
膜、アルミナ膜等を挙げることがで龜石、特１１ｃ＠者
のように絶縁膜と耐酸化性絶縁膜をマスクとして導電体
／４ターンを形成し、これら絶縁膜を残存させて熱酸化
島通を行なえに、導電体／母ターンの膜厚方法の酸化、
つまり膜減りを考慮せずＫその側面のみにオー・量−ハ
ング構造を有する充分厚い酸化膜を形成できる。このた
め、導電体パターンを配線＊に利用した場合、膜厚方向
の酸化減少に悴なうシート抵抗の増大を抑制でき、しか
もこれを樵切ゐ電極配線との絶ｍ性も向上できる０本発
明における熱酸化処理は導電体パターンと半導体基板も
しくは半導体層との酸化レートの差を利用して、誼導電
体ノリーンの少なくとも側面にオー・青−ハング構造を
有する厚い酸化膜を、露出する半導体基板もしくは半導
体層上に比較的薄い酸化膜を形成するために行なうから
、骸導電体ノ譬ターンと基［４１Ｆとの酸化レートを大
きくすゐ温度条件にするヒとが望★しい。
えば半導体基板もしくは半導体層上マスクとして選択工
、チンダする方法、或いは前記導電体膜上に／々ターニ
ングされた絶縁属及び耐酸化性絶縁膜を形成し、これら
をマスクとして選択工、チングする方法、を採用し得る
・ことで用いる導電体膜は、例えば不純物ドープ多結晶
シリコン、不純物ドーグ非晶質シリコン或いはモリブデ
ンシリサイド、タングステンシリサイドなどの金属シリ
サイドから選択された材料より形成される。但し、前記
導電体Ｉり一ンはアンド−／多結晶シリコン、アンドー
ノ非晶質シリコンを出発材料とし、その後の工１ｉＫよ
一不細物ドーデした多結晶シリコン、非晶質シリーン、
もしくは金属シリサイド化したものでもよい・また、上
記導電体膜上に形成される絶縁膜としては、例えばＣＶ
Ｄ −８１０，Ｌ耐酸化性絶縁膜としてはシリコン窒化
膜、アルミナ膜等を挙げることがで龜石、特１１ｃ＠者
のように絶縁膜と耐酸化性絶縁膜をマスクとして導電体
／４ターンを形成し、これら絶縁膜を残存させて熱酸化
島通を行なえに、導電体／母ターンの膜厚方法の酸化、
つまり膜減りを考慮せずＫその側面のみにオー・量−ハ
ング構造を有する充分厚い酸化膜を形成できる。このた
め、導電体パターンを配線＊に利用した場合、膜厚方向
の酸化減少に悴なうシート抵抗の増大を抑制でき、しか
もこれを樵切ゐ電極配線との絶ｍ性も向上できる０本発
明における熱酸化処理は導電体パターンと半導体基板も
しくは半導体層との酸化レートの差を利用して、誼導電
体ノリーンの少なくとも側面にオー・青−ハング構造を
有する厚い酸化膜を、露出する半導体基板もしくは半導
体層上に比較的薄い酸化膜を形成するために行なうから
、骸導電体ノ譬ターンと基［４１Ｆとの酸化レートを大
きくすゐ温度条件にするヒとが望★しい。
例えば、７００〜９００Ｃの低ｓｉｔのドライ酸素雰囲
気又はクエッ）Ｉｌｌ気中で行なえば、不純物ドーグ多
多結晶シリコンら導電体パターンが形成される場合、咳
／ｆ７１−ンと基［勢との酸化レート比を４乃至１０倍
以上にすることができる・ 次に１本発明を！２Ｌ或％／％社ＭＯ鱈皺集積回路に適
用した例について図面を参照して説明する・実施例１ （Ｉ） ’ｔず、Ｐ型シリ；ン基板Ｉ Ｋ ｊｉｋを
選択的に拡散して１厘込み層１を、更Ｋ ｍ ＩＩシリ
コンエピタキシャル層１を成長させ、素子分離のための
フィールド酸化膜４を形成した後、エビーキシャル層１
に選択的に設けた１亀０２膜５をマスクとして♂口／を
イオン注入し、熱旭通してｐ瀝のペース領域６及びイン
ジ、夕１１を形成した。つづいて、全面に＠［ｌＸ１０
／ｅｘａ、厚さ５ｏｏｏｌの砒素ドープ多結晶シリ
コン層、厚ｉ１１ ｓＯ０１ノｃＶＤ −Ｊｏ、１１及
び厚さｘｏｏｏＸのシリーン窒化膜を順次堆積した彼、
シリーン窺化膜を写真蝕刻法によりパターニングしてシ
リコン窒化膜パターン１を形成し、これをマスＩとして
Ｇ■−１ｓｏ、＊ｔＴｈ択エツチングしてＳ１０．膜・
リーン−を形成し、ひきつづき同・４ターン１を！スフ
として多結晶シリコン層を選択エツチングして１型多結
晶シｙ−をン／ｆ Ｊ −７１Ｏを形成した（第１図（
ａ）図示）。
気又はクエッ）Ｉｌｌ気中で行なえば、不純物ドーグ多
多結晶シリコンら導電体パターンが形成される場合、咳
／ｆ７１−ンと基［勢との酸化レート比を４乃至１０倍
以上にすることができる・ 次に１本発明を！２Ｌ或％／％社ＭＯ鱈皺集積回路に適
用した例について図面を参照して説明する・実施例１ （Ｉ） ’ｔず、Ｐ型シリ；ン基板Ｉ Ｋ ｊｉｋを
選択的に拡散して１厘込み層１を、更Ｋ ｍ ＩＩシリ
コンエピタキシャル層１を成長させ、素子分離のための
フィールド酸化膜４を形成した後、エビーキシャル層１
に選択的に設けた１亀０２膜５をマスクとして♂口／を
イオン注入し、熱旭通してｐ瀝のペース領域６及びイン
ジ、夕１１を形成した。つづいて、全面に＠［ｌＸ１０
／ｅｘａ、厚さ５ｏｏｏｌの砒素ドープ多結晶シリ
コン層、厚ｉ１１ ｓＯ０１ノｃＶＤ −Ｊｏ、１１及
び厚さｘｏｏｏＸのシリーン窒化膜を順次堆積した彼、
シリーン窺化膜を写真蝕刻法によりパターニングしてシ
リコン窒化膜パターン１を形成し、これをマスＩとして
Ｇ■−１ｓｏ、＊ｔＴｈ択エツチングしてＳ１０．膜・
リーン−を形成し、ひきつづき同・４ターン１を！スフ
として多結晶シリコン層を選択エツチングして１型多結
晶シｙ−をン／ｆ Ｊ −７１Ｏを形成した（第１図（
ａ）図示）。
（璽）次いで、８００℃の低温ウェット雰囲気中で熱処
１を施した。この時、ｔｊｇ１図（ｂ）Ｋ示す如く１型
多結晶シリコンパターン１０の露出し九個ｗＫ＋ｏｏｏ
Ｘの厚い酸化膜１１が、露出したシリコンエピタキシャ
ル層３表面に厚さ７００Ｘの薄い酸化膜１ｊが、夫々成
長されると共に％骸亀 皺多結晶シリコンパターン１０
の端鶴匈面がオーバーハング形状となった・（厘）次い
で、ゼロンを薄い酸化１［ｚを通してｐ型ベース領域６
に選択的にイオン注入して？ロンイオン注入層１３１８
１１．を形成した（第ｓＷＡ←）図示）・この時、１ｍ
多多結シリコンパターン１０のオーバ−ハンダ直下の薄
い酸化膜１２部分子／Ｃｉｉ Ｍ ａンイオンが注入さ
れず、かつシリコン会化膜／４１＃−ンー下のｓｉｏ、
＠ノリーンクもその窒化膜ノ４ターンａの總蔽作用によ
−ｌロンイオンが注入されない・ （Ｆ）次いで、３ｏｏｏ℃の熟＃！＆墓を施して一ロン
イオン注入層１７％、Ｉｌｌを拡散させてｐＷペース領
域ｇＫＩ＆１１度のｐＩ１１領域（ν 型外部ペース領
域）１４．インジェクＪＦＫ高１１度のｐ＋型領領域イ
ンジェクタ取出し領域）ｒｊを形成した〇同時に砒素ド
ープし九５ＩＩｌ多結晶シリコン／母−−ン１０から砒
素がシーペース領域６に拡散して１型のコレクタ領域１
＃が形成された。なお、との熱処理によ勧多結晶シリー
ンノ４−一７１０はコレクタ配線として機能する・つづ
いて、方向性を有するイオン例えばリアタテイブイオン
エツチングを行なりた。この時、オー・考−ハング構造
の厚−酸化膜１１直下の薄い酸化膜１１部分にはイオン
があたらないため、ヒれ以外の薄い酸化＠１Ｍが選択的
に除去され前記ν＋蓋領域１４．ＩＩが露出する（＝ン
タクトホールＩＹ、１ａの形成）と共にコレクタ領域１
６周辺に薄い酸化膜１２′が残存し九〇その後、シリー
ン窺化膜Ｉリーン１を熱リン酸等により除去した（＠ｘ
ｌｌ（ｄ）Ｅｌ示）・（Ｖ）次イテ、全面にム１をＩ−
ｇｍｗｒ蒸着し、？１１１ペー・黒領域−とインゾエク
１１の境界付近に存夜するＩ−０，膜ｉ上でムＩ膜をノ
リーニンダした・これによりｙ＋瀝外部ペース領域１４
とコンタクトホール１１を介して接続されｌ１ｍ１多結
晶シリロンＡターン（コレクタ配線）ｘｏＫ対しその馬
■のＳｔＯ，膜ノリーン９、厚−酸化膜１１及び残存し
え薄い酸化＠１１′で絶縁されたペース取出しムＩ電極
ｌり、並びにコンタクトホール１１を介して？＋蓋イン
ジ翼ター取出し領域１５と接続しえインジェクタ取出し
Ａｊ電極ｇｏ、が形成されＩ−が製造され九（第１図←
）図示）・しかして、本発明方法によればシリコン二−
タキシャル層１、特にペース領域ｌ、インジ。
１を施した。この時、ｔｊｇ１図（ｂ）Ｋ示す如く１型
多結晶シリコンパターン１０の露出し九個ｗＫ＋ｏｏｏ
Ｘの厚い酸化膜１１が、露出したシリコンエピタキシャ
ル層３表面に厚さ７００Ｘの薄い酸化膜１ｊが、夫々成
長されると共に％骸亀 皺多結晶シリコンパターン１０
の端鶴匈面がオーバーハング形状となった・（厘）次い
で、ゼロンを薄い酸化１［ｚを通してｐ型ベース領域６
に選択的にイオン注入して？ロンイオン注入層１３１８
１１．を形成した（第ｓＷＡ←）図示）・この時、１ｍ
多多結シリコンパターン１０のオーバ−ハンダ直下の薄
い酸化膜１２部分子／Ｃｉｉ Ｍ ａンイオンが注入さ
れず、かつシリコン会化膜／４１＃−ンー下のｓｉｏ、
＠ノリーンクもその窒化膜ノ４ターンａの總蔽作用によ
−ｌロンイオンが注入されない・ （Ｆ）次いで、３ｏｏｏ℃の熟＃！＆墓を施して一ロン
イオン注入層１７％、Ｉｌｌを拡散させてｐＷペース領
域ｇＫＩ＆１１度のｐＩ１１領域（ν 型外部ペース領
域）１４．インジェクＪＦＫ高１１度のｐ＋型領領域イ
ンジェクタ取出し領域）ｒｊを形成した〇同時に砒素ド
ープし九５ＩＩｌ多結晶シリコン／母−−ン１０から砒
素がシーペース領域６に拡散して１型のコレクタ領域１
＃が形成された。なお、との熱処理によ勧多結晶シリー
ンノ４−一７１０はコレクタ配線として機能する・つづ
いて、方向性を有するイオン例えばリアタテイブイオン
エツチングを行なりた。この時、オー・考−ハング構造
の厚−酸化膜１１直下の薄い酸化膜１１部分にはイオン
があたらないため、ヒれ以外の薄い酸化＠１Ｍが選択的
に除去され前記ν＋蓋領域１４．ＩＩが露出する（＝ン
タクトホールＩＹ、１ａの形成）と共にコレクタ領域１
６周辺に薄い酸化膜１２′が残存し九〇その後、シリー
ン窺化膜Ｉリーン１を熱リン酸等により除去した（＠ｘ
ｌｌ（ｄ）Ｅｌ示）・（Ｖ）次イテ、全面にム１をＩ−
ｇｍｗｒ蒸着し、？１１１ペー・黒領域−とインゾエク
１１の境界付近に存夜するＩ−０，膜ｉ上でムＩ膜をノ
リーニンダした・これによりｙ＋瀝外部ペース領域１４
とコンタクトホール１１を介して接続されｌ１ｍ１多結
晶シリロンＡターン（コレクタ配線）ｘｏＫ対しその馬
■のＳｔＯ，膜ノリーン９、厚−酸化膜１１及び残存し
え薄い酸化＠１１′で絶縁されたペース取出しムＩ電極
ｌり、並びにコンタクトホール１１を介して？＋蓋イン
ジ翼ター取出し領域１５と接続しえインジェクタ取出し
Ａｊ電極ｇｏ、が形成されＩ−が製造され九（第１図←
）図示）・しかして、本発明方法によればシリコン二−
タキシャル層１、特にペース領域ｌ、インジ。
フタｒ上の薄い酸化膜１１を、亀−多曽晶シリコンパタ
ーン１０側面の厚−酸化膜１１のオーバーハンダ直下の
領域を残して工、チンダ除去でき、♂型多結晶シリコン
／母ターンｌＯ＠面の厚い酸化＠１１に対してセルファ
ライｙでペース、インジ、りＩの＝ンＩＩトホール１ｒ
、１Ｍを開孔できる。このため、＊ｖｉｉ多結晶シリコ
ｙ／臂ターフ１＃を拡散源として形成され九ｍｇコレク
メ領域１ｇはペースのコンタクトホールｘｙＫ対してセ
ルファラインと１に−５かつ諌＝Ｖｌｌ領域１ｇがペー
スのコンータトホール１’ＦＫ露出するのを厚い酸化膜
１１のオーバーハンダ直下の残存した薄ｉ酸化膜ｆ ｊ
’により阻止できる。したがって、ペース面積に対して
コレクタ面積を大きくすることが可能で、かつペースの
コンタクトホール開孔が必資なくなり、外部ペース領域
を最小にで１、更にペース亀山しムＪ電極１りとコレク
タ配線（−重要結晶シリコンパターンＩＯ）との絶縁性
の向上と、ペース取出しムＪ電極ｌ＃を形成した鳩舎の
コンタクトホール１１でのペースコレクタ間の短絡を確
ＩＩＫ防止でき、βす（逆方向の電流増幅率）の教養と
共に高集積化、高速化及び高信頼を達成し大ＩＬを得る
ことができる。
ーン１０側面の厚−酸化膜１１のオーバーハンダ直下の
領域を残して工、チンダ除去でき、♂型多結晶シリコン
／母ターンｌＯ＠面の厚い酸化＠１１に対してセルファ
ライｙでペース、インジ、りＩの＝ンＩＩトホール１ｒ
、１Ｍを開孔できる。このため、＊ｖｉｉ多結晶シリコ
ｙ／臂ターフ１＃を拡散源として形成され九ｍｇコレク
メ領域１ｇはペースのコンタクトホールｘｙＫ対してセ
ルファラインと１に−５かつ諌＝Ｖｌｌ領域１ｇがペー
スのコンータトホール１’ＦＫ露出するのを厚い酸化膜
１１のオーバーハンダ直下の残存した薄ｉ酸化膜ｆ ｊ
’により阻止できる。したがって、ペース面積に対して
コレクタ面積を大きくすることが可能で、かつペースの
コンタクトホール開孔が必資なくなり、外部ペース領域
を最小にで１、更にペース亀山しムＪ電極１りとコレク
タ配線（−重要結晶シリコンパターンＩＯ）との絶縁性
の向上と、ペース取出しムＪ電極ｌ＃を形成した鳩舎の
コンタクトホール１１でのペースコレクタ間の短絡を確
ＩＩＫ防止でき、βす（逆方向の電流増幅率）の教養と
共に高集積化、高速化及び高信頼を達成し大ＩＬを得る
ことができる。
実施例２
（１）ｔず、ｐａｌシリコン基板１０１を酸化膜分離技
ＩＩＫより素子分離のためのフィールド酸化膜ｌＯ２を
形成しえ、つづいて、１００ＯＣのＨＣＩ ＶＰフライ
化を施して厚さ１０００１のタリー／な酸化膜を成長さ
せ、更に鰻度ｌＸｌ０”／ａｌｌ’ ａ厚１１ｓｏｏｏ
ｉの砒素ドーグ多結晶シリコン層を堆積し、これを写真
蝕刻法によりパターニングしてｒ−）電極ｘｅｓを形成
し喪後、該電極１０１をマスクとして酸化膜を選択エツ
チングしてｒ−）酸化膜１０４を形成した（第２ＷＪ←
）図示）・ （−）次いで、７５０℃の低温クエット酸化処理を施し
た。この時、第ｓｌ！ｌ伽）に示す如＜ｙ−ト電極ｘｏ
ｓ周囲に厚ｆｉ５０ＱＯ１の厚い酸化膜１ｍｇが、露出
したシリ；ン基＠ｔｅｓ＠■に厚さ７００１の薄い酸化
１［Ｊ＃１１が成長されると共に、ｒ−）１ｉ１ｉｉｆ
＃Ｊ端藝儒画がオーＪぐ一ハング形状となりた・ （−）次−で、ｒ−）電極ｌ＃１及びフィールド酸化膜
１０Ｍをマスクとして砒素を、薄い酸化膜１０ｇを通し
てｐＨシリコン基板Ｊ＃ＺＫａ択的にイオン注入した・
この時、ダート電極熱処理を施して砒素イをン注大層を
拡散してｍ＋溢のンース、ドレイン領域１ｆｉＹ、１ｅ
壽を形成した。ひきつづき、リアＩｆ４ブイオンエツチ
ングを行なってオーバーハンダ構造の厚い酸化膜ｔａｒ
ｔｉ下の薄い酸化膜ｌａｇ謳分部分く間歇化膜１０ｇを
選択的にエツチング除去してソース、ドレインの；ン一
りＦホール１＃１゜１０９ｍを開孔すると共に、ｌ”−
）電＠ｓｅｘ周辺に薄埴駿化膜１０ ｇ’を残存させた
（第２図０）図示）。
ＩＩＫより素子分離のためのフィールド酸化膜ｌＯ２を
形成しえ、つづいて、１００ＯＣのＨＣＩ ＶＰフライ
化を施して厚さ１０００１のタリー／な酸化膜を成長さ
せ、更に鰻度ｌＸｌ０”／ａｌｌ’ ａ厚１１ｓｏｏｏ
ｉの砒素ドーグ多結晶シリコン層を堆積し、これを写真
蝕刻法によりパターニングしてｒ−）電極ｘｅｓを形成
し喪後、該電極１０１をマスクとして酸化膜を選択エツ
チングしてｒ−）酸化膜１０４を形成した（第２ＷＪ←
）図示）・ （−）次いで、７５０℃の低温クエット酸化処理を施し
た。この時、第ｓｌ！ｌ伽）に示す如＜ｙ−ト電極ｘｏ
ｓ周囲に厚ｆｉ５０ＱＯ１の厚い酸化膜１ｍｇが、露出
したシリ；ン基＠ｔｅｓ＠■に厚さ７００１の薄い酸化
１［Ｊ＃１１が成長されると共に、ｒ−）１ｉ１ｉｉｆ
＃Ｊ端藝儒画がオーＪぐ一ハング形状となりた・ （−）次−で、ｒ−）電極ｌ＃１及びフィールド酸化膜
１０Ｍをマスクとして砒素を、薄い酸化膜１０ｇを通し
てｐＨシリコン基板Ｊ＃ＺＫａ択的にイオン注入した・
この時、ダート電極熱処理を施して砒素イをン注大層を
拡散してｍ＋溢のンース、ドレイン領域１ｆｉＹ、１ｅ
壽を形成した。ひきつづき、リアＩｆ４ブイオンエツチ
ングを行なってオーバーハンダ構造の厚い酸化膜ｔａｒ
ｔｉ下の薄い酸化膜ｌａｇ謳分部分く間歇化膜１０ｇを
選択的にエツチング除去してソース、ドレインの；ン一
りＦホール１＃１゜１０９ｍを開孔すると共に、ｌ”−
）電＠ｓｅｘ周辺に薄埴駿化膜１０ ｇ’を残存させた
（第２図０）図示）。
（ｗ）次いで、食１ｉＫＡｊを’Ｅ−ｇｖｓ亀蒸着によ
艶堆積し、写＾触刻法に工りパターニングして＝ンＩタ
トホールｉｏｅ、、ｓｅｐ、を介してソース−ドレイン
領域１ａＷ、１ｍ１Ｋ夫々接続し、か威してＭＯａｍｓ
積同−を製造した（第冨図（４）図示）・ しかして、上述した実施例２によればコンタクトホール
Ｊ＃＃１ａｊｔｊ＃＠の開孔彼において一第倉ｇ（−）
に示す如（ｍ＋臘多結晶シリコン牟らなるｒ−）電極ｌ
＃１のオー・寸−ハング直下に薄−酸化膜ｘ ｅ ｌを
残存させることができ、かつｒ−）電極１−１周ｓＫ充
分厚い絶縁膜をＩＩ！暮で自為大め、ｒ−）電極ｌ−１
とノース、ドレインのｕＷ＆１１１ｍ、１１１との間の
絶縁耐圧を着しく向上できる・また、ソース、ドレイン
のコンタクトホールＺ ＃ Ｉｓ ａ Ｚ ＯＩｓをｒ
−）電極１０１周囲の酸化膜ｌ＃ξに対してセル７アラ
インで開孔できる・しえがって、高信刺性で高集積化が
可能ｔｋＭＯａｌｌ集穣−路を得る仁とができる・ なお、本発明は上記実施例の如（ＩＬ＋ＭＯ８瀝集積回
路の製造のみに＠もず、通常のΔイーーツ臘集積回路、
ＩＣＬ （１ｍｍ１ｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｅ
ｇｌ＊）。
艶堆積し、写＾触刻法に工りパターニングして＝ンＩタ
トホールｉｏｅ、、ｓｅｐ、を介してソース−ドレイン
領域１ａＷ、１ｍ１Ｋ夫々接続し、か威してＭＯａｍｓ
積同−を製造した（第冨図（４）図示）・ しかして、上述した実施例２によればコンタクトホール
Ｊ＃＃１ａｊｔｊ＃＠の開孔彼において一第倉ｇ（−）
に示す如（ｍ＋臘多結晶シリコン牟らなるｒ−）電極ｌ
＃１のオー・寸−ハング直下に薄−酸化膜ｘ ｅ ｌを
残存させることができ、かつｒ−）電極１−１周ｓＫ充
分厚い絶縁膜をＩＩ！暮で自為大め、ｒ−）電極ｌ−１
とノース、ドレインのｕＷ＆１１１ｍ、１１１との間の
絶縁耐圧を着しく向上できる・また、ソース、ドレイン
のコンタクトホールＺ ＃ Ｉｓ ａ Ｚ ＯＩｓをｒ
−）電極１０１周囲の酸化膜ｌ＃ξに対してセル７アラ
インで開孔できる・しえがって、高信刺性で高集積化が
可能ｔｋＭＯａｌｌ集穣−路を得る仁とができる・ なお、本発明は上記実施例の如（ＩＬ＋ＭＯ８瀝集積回
路の製造のみに＠もず、通常のΔイーーツ臘集積回路、
ＩＣＬ （１ｍｍ１ｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｅ
ｇｌ＊）。
１１１Ｔ ＠の半導体ａｔの製造にも同様に適用で龜る
・ 以上詳述した如く、本発１１によれば半導体基板もしく
は半導体層に直線もしくは絶縁層を介して形成され良導
電体パターンの周１１に嵐好な耐圧を有する厚い絶縁膜
を形成でき、しかも半導体基板もしくは半導体層に前記
ノ譬Ｉ−ン周Ｉの厚い絶縁ＩＩＫ対してセルファライン
となる；ンタクトホール等を開孔で自、ひいては高儒鯛
性で高集積度のＩ”Ｌ等の亭導体装置を製造し得る方法
を提供できるものである。
・ 以上詳述した如く、本発１１によれば半導体基板もしく
は半導体層に直線もしくは絶縁層を介して形成され良導
電体パターンの周１１に嵐好な耐圧を有する厚い絶縁膜
を形成でき、しかも半導体基板もしくは半導体層に前記
ノ譬Ｉ−ン周Ｉの厚い絶縁ＩＩＫ対してセルファライン
となる；ンタクトホール等を開孔で自、ひいては高儒鯛
性で高集積度のＩ”Ｌ等の亭導体装置を製造し得る方法
を提供できるものである。
９１１図（ａ）〜（・）は本発明の実施例ＩＫかけるＩ
”Ｌの製造工程を示す断面図、第１！Ｅ（ａ）〜（旬は
本発明の実施例２におけるＭｏ１ｉＩＩｌｊｌｌ１１積
−路の製造工１１〜示す断面図である・ １．１０１・・・シ皺シリ；ン基板、ｊ−＋ａｌｔ込み
層、１・・・聰皺シリコンエＣ−キシャル層、４゜ｘｏ
ｚ・・・フィールド酸化膜、ｇ １ｇベース領域、１
・・・Ｐ型インジ、り１１１−シリコン窪化膜ノ曹ター
ン、ｐ・・・ＣＶＤ−１１０□属−一一ン、１−−ｍ”
ｍ多結晶シリ：５：／Ａｌ−Ｗ（ＭＶＩＩ配線）、１
１．１＃ｌｉ・・・オーツヤ−ハンダ構造を有する厚い
酸化膜、１１，１０６・・・薄い酸化膜、１１′。 １ （Ｊ ＃’−［Ｆ Ｌ１１１イ１１化１１．１４．
１１−１”蓋領域、１１−１１１１１：ｆしＩＩ領領域
１ｒ９１８８Ｚ ０９＠ ＃ Ｊ ０９ｍ・・・コンＩ
タトホール、ＺＩｅｌｔｊ＊Ｉ Ｊ Ｏ、１１１−・・
ムｊ配線、１ ＃ Ｊ−・・亀′＋蓋多結晶シリコンパ
ターンからなるｆ−）電極、１＃ｒ・・・ソース領域、
１０Ｍ−・ドレイン領域・出願人代理人 弁理士 鈴
江 武 彦ｌＩＩＩＩ
”Ｌの製造工程を示す断面図、第１！Ｅ（ａ）〜（旬は
本発明の実施例２におけるＭｏ１ｉＩＩｌｊｌｌ１１積
−路の製造工１１〜示す断面図である・ １．１０１・・・シ皺シリ；ン基板、ｊ−＋ａｌｔ込み
層、１・・・聰皺シリコンエＣ−キシャル層、４゜ｘｏ
ｚ・・・フィールド酸化膜、ｇ １ｇベース領域、１
・・・Ｐ型インジ、り１１１−シリコン窪化膜ノ曹ター
ン、ｐ・・・ＣＶＤ−１１０□属−一一ン、１−−ｍ”
ｍ多結晶シリ：５：／Ａｌ−Ｗ（ＭＶＩＩ配線）、１
１．１＃ｌｉ・・・オーツヤ−ハンダ構造を有する厚い
酸化膜、１１，１０６・・・薄い酸化膜、１１′。 １ （Ｊ ＃’−［Ｆ Ｌ１１１イ１１化１１．１４．
１１−１”蓋領域、１１−１１１１１：ｆしＩＩ領領域
１ｒ９１８８Ｚ ０９＠ ＃ Ｊ ０９ｍ・・・コンＩ
タトホール、ＺＩｅｌｔｊ＊Ｉ Ｊ Ｏ、１１１−・・
ムｊ配線、１ ＃ Ｊ−・・亀′＋蓋多結晶シリコンパ
ターンからなるｆ−）電極、１＃ｒ・・・ソース領域、
１０Ｍ−・ドレイン領域・出願人代理人 弁理士 鈴
江 武 彦ｌＩＩＩＩ
Claims (1)
- 【特許請求の範囲】 Ｌ 半導体基板もしくは半導体層上に導電体／１７＋−
ンを直接もしくは絶縁層を介して形成す為工程と、熱酸
化処理を施して導電体Δターンの少なくとも側面にオー
バーハンダ構造の厚い酸化膜を、露出する半導体基板も
しくは半導体層に比較的薄ｉ酸化膜を形成する工程と、
活性化されかつ方向性をもつイオンもしくは分子によＩ
ＤＩＩ＆理して前記オー／ぐ−ハング構造を有する厚−
酸化膜直下の比較的薄い酸化膜部分以外の薄い酸化膜を
選択的にエツチング除去する工程とを具備した仁とを特
徴とする半導体装置の製造方法・ １ 導電体／ぐターンが不純物ドーグ多結晶シリコン、
不純物ドーグ非晶質シリコンもしくは金属シリナイドか
ら選ばれた材料より形成されることを特徴とする特許請
求の範囲第１項記載の半導体装置の製造方法。 ３、導電一体ノ譬Ｉ−ンがアンドープ多結晶シリコン、
同非晶質シリ；ンを出御材料として、その後の工ｍＫよ
し不純物ドーグもしくは金属シリナイド化され＊、４の
である仁とを特徴とする特許請求の範１５１！１ｍ記識
の半導体装置の製造方法・ ４、半導体基板もしくは半導体層がＩ１１導電型で、こ
の半導体基板もしくは半導体層上に嬉２導電麿不純物が
ドーグされ−に多結晶シリコンからなる導電体Δターｙ
を直談もしくはｓｎｉ層を介して形成し、更に熱酸化麩
環を施して導電体／譬ターンの全周辺にオーバーハング
ｍａｔｓする厚い酸化膜を、露出する半導体基板％ｌ、
、＜は半導体層表面に比較的薄ＶｈＩＩ！化膜を形成し
た後、活性化され、かつ方向性をもつイオンもしくは分
子により処理して前記オーバーハンダ構造を有する厚い
酸化膜直下の比較的薄い酸化膜部分以外の薄い酸化膜を
選択的にエツチング除去して半導体基板もしくは半導体
層を露出させ、ひ自つづ亀電極配線材料膜を被覆、・４
ターニングするヒとにより前記露出部を介して半導体基
板もしくは半導体層に直１１！Ｉ続すると共に前記導電
体−４ターンに対してその周囲の厚い酸化膜及び残存し
え薄い酸化膜で絶縁され九電極配線を形成するヒとを特
徴とする特許請求の範囲第１項記載の半導体装置の製造
方法＠ Ｓ、牛導体基板もしくは半導体層上に上面に絶縁層と耐
酸化性絶縁膜が被覆され良導電体・母−一ンを直接もし
くは絶縁層を介して形成し、更に熱酸化処理を諭して導
電体・譬ターンの側面のみにオー／４−ハンダ構造を有
する厚い酸化膜を、露出する半導体基板もしくは半導体
層に比較的薄い酸化膜を形成した後、活性化され、かつ
方向性をもつイオン％Ｌ＜ａ分子により処理して前記オ
ーバーハング構造を有する厚い酸化膜直下の比較的薄い
酸化膜部分以外の薄い酸化膜を選択的にエツチング除去
して半導体基板もしくは半導体層を露出させ、ひきつづ
き前記耐酸化性絶縁膜を除去し、電極配線材料膜を被覆
。 ノ４ｆｉ−ｓ＝ンダすることｋよ一前記露出部を介して
半導体基板もしく杜亭導体層に直接接続すると共に前記
導電体Ａｆｉ−ンに対してその上面の絶鎌屓、側面の厚
い酸化膜及び残存した薄い酸化膜で絶縁され九電極配線
を形成することを特徴とする特許−求の範ｍ１ｌｌｉ項
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104123A JPS586163A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56104123A JPS586163A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS586163A true JPS586163A (ja) | 1983-01-13 |
Family
ID=14372342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56104123A Pending JPS586163A (ja) | 1981-07-03 | 1981-07-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS586163A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60501083A (ja) * | 1983-04-18 | 1985-07-11 | エヌ・シー・アール・インターナショナル・インコーポレイテッド | 半導体装置の製造方法 |
| US7362369B2 (en) | 2003-02-25 | 2008-04-22 | Canon Kabushiki Kaisha | Image-taking control apparatus for controlling a plurality of drivable parts of said apparatus such that each drivable part finishes its operation at substantially the same time |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567466A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Selffalignment semiconductor device |
| JPS5676563A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
-
1981
- 1981-07-03 JP JP56104123A patent/JPS586163A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS567466A (en) * | 1979-06-29 | 1981-01-26 | Ibm | Selffalignment semiconductor device |
| JPS5676563A (en) * | 1979-11-29 | 1981-06-24 | Toshiba Corp | Manufacture of semiconductor integrated circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60501083A (ja) * | 1983-04-18 | 1985-07-11 | エヌ・シー・アール・インターナショナル・インコーポレイテッド | 半導体装置の製造方法 |
| US7362369B2 (en) | 2003-02-25 | 2008-04-22 | Canon Kabushiki Kaisha | Image-taking control apparatus for controlling a plurality of drivable parts of said apparatus such that each drivable part finishes its operation at substantially the same time |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2760068B2 (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPH0479133B2 (ja) | ||
| JPS5941870A (ja) | 半導体装置の製造方法 | |
| JPS58165341A (ja) | 半導体装置の製造方法 | |
| JPH08293465A (ja) | 半導体装置の製造方法 | |
| JPS61502925A (ja) | Ｍｉｓ型集積回路の製造方法 | |
| JPS586163A (ja) | 半導体装置の製造方法 | |
| JPS6273774A (ja) | 半導体記憶装置の製造方法 | |
| JPS6156445A (ja) | 半導体装置 | |
| JPH0415619B2 (ja) | ||
| JPS6150371A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0231468A (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| US9929165B1 (en) | Method for producing integrated circuit memory cells with less dedicated lithographic steps | |
| JPS6140057A (ja) | 半導体装置及びその製造方法 | |
| JP2511852B2 (ja) | 半導体装置の製造方法 | |
| JPS58216461A (ja) | 半導体装置の製造方法 | |
| JP3124283B2 (ja) | 半導体装置の製造方法 | |
| JPH02116137A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0682628B2 (ja) | 半導体装置の製造方法 | |
| JPS59186374A (ja) | 半導体装置の製法 | |
| JPH0290611A (ja) | 半導体装置の製造方法 | |
| JPS62206873A (ja) | 半導体装置の製造方法 | |
| JPS59195842A (ja) | 半導体装置の製造方法 | |
| JPS59105366A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS61274323A (ja) | 半導体装置の製造方法 |