JPS59195842A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、詳しくは素子間
分離工程を改良した半導体装置の製造方法に係る。

〔発明の技術的背景〕

周知の如く、半導体装置においては半導体基板の素子領
域を分離するだめの素子分離領域（フィールド絶縁膜）
７ａ−形成する工程が行なわれている。特に、最近の半
導体装置の高密度化、高集積化に伴ないフィールド領域
の微細化技術の確立等が要望されている。

ところで、従来の素子間分離法としては、一般に選択酸
化法が採用されているが、フィールド酸化膜が素子領域
に喰い込む、いわゆるバーズビーク等を生じ、微細化に
向かない欠点があった。

このようなことから、本出願人は微細化技術に適した素
子間分離法を提案した。これを、ＭＯＳ）ランジスタを
例にして第１図（、）〜（ｆ）ｖ参照し以下に説明する
。

（１）　　まず、第１図（、）に示すように高抵抗のＰ
一型シリコン基板２７ｍ’Ｉ　Ｏ　０　０℃のウェット
酸素雰囲気中で熱酸化して例えば厚さ５０００Ａの熱酸
化膜２（絶縁膜）を成長させた後、全面にフォトレジス
ト膜を塗布し、写真蝕刻法により素子領域を覆うレジス
トパターン３を形成する。

（１１）１１次いで、レジストパターン３をマスクとし
てフィールド反転防止用不純物であるボロンを加速電圧
２００ｋｅＶ，ドーズ量１×１０１シ燻の条件で熱酸化
膜２を通して基板ＩＶＣ選択的にイオン注入してＰ＋型
反転防止層４を形成した後、全面に厚さ２　０　０　０
　ＡＯＡＡ’　被膜を真空蒸看する。この時、第１図（
ｂ）に示す如くレジスト／やターン３上のＡｌ被膜５、
と熱酸化膜２上のＡｌ被膜５，とに分離される。つづい
て、レジストパターン３を除去してその上のＡｌ被膜５
１をリフトオフし、素子分離領域予定部の熱酸化膜２上
にＡＩ被膜５□を残存させる（第１図（Ｃ）図示）。

（Ｉｌｌｌ　　次いて、残存ｉ被膜５，をマスクとして
熱酸化膜２を反応性イオンエツチング法により選択的に
エツチングしてフイーノνド酸化膜（素子分離領域）６
を形成し、更に残存Ａｌ被膜５２を除去した（第１図（
ｄ）図示）。

（１■）次いで、熱酸化処理を施して露出した基板１表
面にダート酸化膜となる厚さ４００Ｈの酸化膜を成長さ
せ、更に全面に厚さ４０００λの燐ドープ多結晶シリコ
ン膜を堆積した後、反応性イオンエツチングにょるツク
ターニングを行なってダート電極７を形成し、ひきつづ
き同電極７をマスクとして酸化膜をエツチングしてダー
ト酸化膜８を形成する（第１図（ｅ）図示）。つづいて
、ダート電極２及びフィールド酸化膜６をマスクとして
砒素拡散を行なってシリコン基板１にｎ型のソース、ド
レイン領域９，１０を形成し、更に全面にＣＶＤ−８ｉ
　Ｏ，膜１１を堆積し、コンタクトホールな開孔した後
、Ａ７膜の蒸暑、バター二／グによりＡｌ配線１２．１
３を形成してＭＯ８型半導体装置を製造する（第１図（
ｆ）図示）。

〔背景技術の問題点〕

しかしながら、上述した方法にあっては次のような欠点
があった。即ち、フィールド酸化膜６の形成後、熱酸化
膜１４な成長させ、燐ドープ多結晶シリコン膜１５を堆
積させ、更にレジスト膜１６を被覆すると、第２図（、
）に示す如く該レジスト膜１６はフィールド酸化膜６の
端部Ａに対応する多結晶シリコン暎１５の肩部で他の部
分より厚くなる。その結果、露光後のレジスト膜１６を
現像処理すると、第２図（ｂ）に示す如く、フィールド
酸化膜６の端部にレジスト残り１６′が生じ易くなるた
め、該レジスト残り１６′を除去する目的でオーバー現
像を行なわなければならず、ンジストパターンの寸法コ
ントロールが難しくなる。また、フィールド酸化膜６の
形成後、熱酸化膜１４を成長させ、更に燐ドープ多結晶
シリコン膜１５ｆ堆積すると、第３図（ａ）に示す如く
平担部では多結晶シリコン膜厚（ｔ工）は４０００λだ
が、フィールド酸化［６端部の段差部ではその膜厚（ｔ
２）は約９０００ＡＫなる。このため、形成すべきダー
ト電極の微細化を目的として多結晶シップ／膜１５を反
応性イオンエツチング法でエツチングすると、そのエツ
チングは表面から下方に向ってのみ進行するため、第３
図（ｂ）に示す如く段差部に多結晶シリコンのエツチン
グ残り１７が生じ、ここで、１つの素子領域内に複数の
ＭＯＳトランジスタを形成する場合はエツチング残りに
よりダート電極間の短絡を招く。

更に、フィールド酸化膜６の形成後、ＣＶＤ−５ｔＯ，
膜１１を堆積し、Ａｌ　配線１２．１３を形成すると、
第４図に示すようにフィールド酸化膜６端部における急
峻な段差部の肩１８でＡＩ！配線１２．１３が断切れを
起こし易くなる欠点がある。

〔発明の目的〕

本発明は高性能、高集積度で高信頼性の半導体装置を製
造し得る方法を提供しようとするものである。

〔発明の概要〕

本発明は少なくとも一部の領域の不純物濃度がＩ　Ｑ”
／ｃＩｆｔ以上の半導体基体上に絶縁膜を形成した後、
この絶縁膜を選択的にエツチング除去して素子分離領域
な形成する工程と、非単結晶半導体層を堆積する工程と
、前記素子分離領域上の非単結晶半導体層を選択エツチ
ングして該素子分離領域で分離された半導体基体上部分
に同半導体層を埋込む工程と、この半導体層にエネルギ
ービームを照射し、単結晶化して素子領域を形成する工
程とを具備したことを特徴とするものである。こうした
方法によれば、簡単な工程で微細化された素子分離領域
を形成できると共に、同素子分離領域表面と略同レベル
の単結晶半導体層からなる素子領域を形成することによ
り該素子分離領域の端部付近でのレジスト残り、多結晶
シリコン膜等のエツチング残り、ｌ配線等の断切れを防
止でき、かつ半導体基体として高濃度（つまり低抵抗）
のものを用いることにより素子分離領域下のチャンネル
ストッパの形成工程を省略でき、更に低抵抗化により基
体（基板）の電流による基板電位の変動を抑制して既述
の如く優れた性能を有する半導体装置を製造できる。

上記半導体基体としては、例えばＰ型もしくはｎ型の半
導体基板、或いはこの基板上に単結晶半導体膜を設けた
構造のもの等を挙げることができる。

上記絶縁膜は素子分離領域形成材として用いられる。か
かる絶縁膜として、例えば熱酸化膜、ＣＶＤ−５ｉｏ２
膜、シリコン窒化膜、アルミナ膜等を挙げることができ
る。

上記非単結晶半導体層は素子領域の出発材として用いら
れる。かかる非単結晶半導体層としては、例えば多結晶
シリコン層、非晶質シ９コン層等を挙げることができる
。

上記素子分離領域上の非単結晶半導体層の選択エツチン
グ手段としては、例えばエッチバック法等が採用される
。

上記エネルギービームとしては、例えばレーザビーム、
電子ビーム等を挙げることができる。

〔発明の実施例〕

次に、本発明ｉｎチャンネルＭＯ８型半導体装置の製造
に適用した例について図面を参照して説明する。

実施例１ 〔１〕まず、面指数（１００）の不純物としてボロンを
１０１７／ｃｖ？以上（例えばＩ　Ｘ　１０１８／ｃｒ
：　）含んだＰ　型シリコン基板１０１上にＣＶＤ法に
より２μｍの５ｉｎ２膜（絶縁膜）１０２ｆ成長させた
。つづいて、全面にフォトレンクストｇ＝を塗布し、写
バ蝕刻法によシ素子分離領域〕・宇部を覆ったレジスト
パターン１０３を形成した（第５図（ａ）図示う。ひき
つづき、レジスト・ぐターン１θ３を゛７スクとして反
応性イオンエツチングにより５１０２’１Ｑ１０２をフ
蟇択エツチングして素子分１洋領域（フィールド峻化膜
）１０４を形成した。その後、素子分離領域１０４上の
レジストパターンを除去した（第５図（ｏ）図示）０〔
ＩＩ〕　　次いで、第５図（Ｃ）に示す如く素子分離領
域１０４と同厚さの多結晶シリコン層１０５を全面に堆
積した後、この多結晶シリコン層１０５上にプラズマ窒
化膜１０６を堆積した。つづいて、反応性イオンエツチ
ングで処理した。

この時、第５図（ｄ）に示す如く多結晶シリコン層１０
５の凹部に堆積されたプラズマ窒化膜１０６部分が他の
平坦な同条結晶シリコン層１０５部分上のプラズマ窒化
膜１０６部分に比べてエツチングレートが遅くなり、同
多結晶シリコン層１０５の凹部のみに自己整合的にプラ
ズマ窒化膜１０６慟残存した。ひきつづき、残存プラズ
マ窒化膜１０６′と、多結晶シリコン層１０５とを同時
にエツチングし、第５図（ｅ）に示す如く素子分離領域
１０４で分離された島状のシリコン基板１０１上部分の
みに多結晶シリコン層１０５’ｆ形成した。その後、残
存した多結晶シリコン層１０！Ｉにレーザビームを照射
し、該多結晶シリコン層１０５′と接触したシリコン基
板１０１を結晶核として単結晶化し、Ｐ型の単結晶シリ
コン層からなる素子領域１０７を形成した（第５図（ｆ
）図示）。なお、以下に述べるソース、ドレイン領域等
の形成に先立って、単結晶シリコン層からなる素子領域
１０７に閾値制御のために更にボロン等のＰ型不純物を
ドーピングしてもよい。

Ｌｉｔ）　　次いで、素子分離領域１０４で分離サレタ
Ｐ型単結晶シリコンからなる素子領域１０７を熱酸化し
、厚さ４００大の酸化膜を成長させ、更に全面に厚さ３
０００Ｘの燐ドープ多結晶シリコン膜を堆積した後、写
真蝕刻法により形成されたレジス）　ｉ４ターンをマス
クとして該多結晶シリコン膜を反応性イオンエツチング
法でツクターニングしてダート電極１０Ｂを形成し、ひ
きつづき、同電極１０８をマスクとして酸化膜を選択エ
ツチングしてダート酸化膜１０９を形成した。つづいて
、ダート電極１０８及び素子分離領域１０４ｆａ−マス
クとして砒素拡散域いは砒素のイオン注入を行なってＰ
型巣結晶シリコンからなる素子領域１０７にｎ型のソー
ス、ドレイン領域１１０．１１１を形成し、更に全面に
ＣＶＤ−８ｉｎ。

膜１１２な堆積し、コンタクトホールを開孔シタ後、Ａ
ノ膜の蒸着、ノ（ターニングによりダート取出しλ！配
線（図示せず）、ソース、ドレイン取出しＡ／配線１１
３．１１４Ｘ！！／形成してｎチャンネルＭＯ８型半導
体装置？：製造した（第５図（ｇ）図示）。

しかして、本発明によれば第５図（ｆ）に示す如く素子
分離領域１０４で分離されたシリコン基板１０１部分に
該領域１０４表面と略同レベルのＰ型巣結晶シリコンか
らなる素子領域１０７を極めて簡単に形成できる。つま
り、既述した第１図（、）〜（ｆ）に示す方法のように
素子分離領域と素子領域となるシリコン基板との間の段
差が生じることなく、素子領域１０７を素子分離領域１
０４に対して平坦化できる。

このため、前記（ｆｉｌ）工程において酸化膜成長、虐
ドープ多結晶シリコン膜の堆積後、レジスト膜塗布、写
真蝕刻に際して、素子分離領域１０４の端部でレジスト
残りが生じるのを回避でき、これによって寸法精度の良
好なレジストパターンが形成が可能となり、ひいては高
精度のｒ−）電極１０８を形成できる。また、同〔ｌ１
ｌ）工程において、燐ドーゾ多結晶シリコン膜を堆積し
、これをレジストパターンをマスクとして反応性イオン
エツチング法により選択エツチングする場合、素子分離
領域１０４とＰ型巣結晶シリコンからなる素子領域１０
７とが同一レベルで平坦化されているため、素子分離領
域１０４端部周辺の素子領域１０７に多結晶シリコンの
エツチング残りが生じるのを防止できる。その結果、ダ
ート電極１０８とソース、ドレイン領域１１０，１１１
との間の短絡のない高信頼性のＭＯＢ型半導体装置乞得
ることができる。しかも、同（ｌｉｔ　）工程において
ソース、ドレイン取出しｋｌ　配線１１３，１１４を形
成する際、素子分離領域１０４の端部で該Ａノ配線１１
３．１１４が断切れするのを防止できる。

更に、素子分離領域の形成工程において、選択酸化法の
ようなバーズビーノの発生はないため、素子分離領域１
０４の微細化、ひいては素子領域１０７０寸法縮小な抑
制でき、高集積度のＭＯ８型半導体装置を得ることがで
きる。

更に、高濃得のボｏ　ｙ　（１０１８／　ｃＩＩ）を含
むＰ＋型シリコン基板Ｉ　Ｑ１％：用いることにより、
素子分離領域１０４下にチャンネルストッパを自動的に
形成でき、チャンネルストッパの形成工程を省略できる
と共に、基板１０１の低抵抗化によって基板電流による
基板電位の変動を抑制でき、ひいては閾値の変動の少な
いＭＯ８型半導体装置を得ることができる。

なお、上記実施例においては多結晶シリコン　〔ｎ層の
エッチバックをプラズマ窒化膜の堆積。

ＲＩＥによる多結晶シリコン層の凹部へのプラズマ窒化
膜の残存、残存プラズマ窒化膜と多結晶シリコン層の同
時エツチングにより行なったが、これに限定されない。

例えばレジスト膜な凹部な有する多結晶シリコン層上に
その膜表面が平坦となるように形成した後、レジスト膜
を順次エツチングし、更に露出した素子分離領域上の多
結晶シリコン層とレジスト膜を同時にエツチングするエ
ッチバック法を採用してもよい。

実施例２ 〔１〕　　まず、面指数（ｉｏｏ）の不純物としてボロ
ンヲ１０／ｃＩＩｔ以上（たとえばｌＸｌ０／７）含ん
だ一型シリコン基板２０１上にＣＶＤ法によりたとえば
２μｍの５ｉ０２膜（絶縁膜）２０２を成長させた。つ
づいて全面にフォトレジスト膜を塗布し、写真蝕刻法に
より素子領域予定部を覆ったレジストパターン（スペー
サ）２０３を形成した（第６図（、）図示）。

〕　次いで、全面に厚さ２０００ＡのＡＩ被被膜真空蒸
着した。この時、第６図（ｂ）に示す如くレジストパタ
ーン２０３とＳｉｎ、膜２０２との段差により同パター
ン２０３上のＡｌ　被膜２０４１と、５ｉＯ１膜２０２
上のＡ／　被膜２０４２とが不連続化して分離された。

つづいて、レジストパターン２０３を除去してその上の
Ａｌ被膜２０４１７５ｆリフトオフし、素子分離領域予
定部の熱酸化膜２０２上に人ノ被膜２０４ｚ′４Ｉ：残
存させた（第６図（Ｃ）図示）。

ひきつづき、残存ｉ被膜２０４．をマスクとして反応性
イオンエツチングにより８ｉ０゜膜２０２を選択エツチ
ングして素子分離領域（フィールド酸化膜）２ｏ５を形
成した。その後、素子分離領域２０５上の残存Ａノ被膜
２０４２を除去した（第６図（ｄ）図示）。

（Ｉｉｉ　）　　次いで、第６図（ｅ）に示す如く素子
分離領域２０５と同厚さの多結晶シリコン層２０６ｆ全
面に堆積した。

〔１ｖ〕　　次いで、実施例工と同様な方法により、素
子分離領域で分離された基板上部分にＰ型車結晶シリコ
ンからなる素子領域を形成し、更にダート電板、ダート
酸化膜、ソース、ドレイン領域等を形成してｎチャンネ
ルＭＯ８型半導体装置（図示せず）を製造した。

本実施例２によれば、実施例１と同様な効果乞有する他
に、レジスト寸法と同寸法の微細化された素子分離領域
を形成できる。

実施例３ 〔１〕　　まず、１０”／ｃｒＩ′を以上ノホロン（例
エバ１０／Ｃ１１ｔ）７！ｌ−含むＰ型シリコン基板３
０１上に例えば厚さ３μｍで１０／ｄ未満のボロン（例
えば１０　／ｃＩｄ）　ｙ含むＰ型巣結晶シップン膜３
０２をエピタキシャル成長させた（第７図（、）図示）
。

（１）　　次いで、実施例１と同様な方法によりＰ型巣
結晶シリコン層上に素子分離領域３０３を形成し、素子
分離領域３０３で分離された島状のＰ型巣結晶シリコン
膜上部分にＰ型車結晶シリコンからなる素子領域３０４
７！ｒ：形成した（第７図（ｂ）図示）。以下、実施例
１と同様な方法によりｎチャンネルＭＯ８型半導体装置
（図示せず）を製造した。

しかして、本実施例３によればＰ型シリコン基板３０１
上にＰ型巣結晶シリコン膜３０２を成長させた半導体基
体を用いてるため、素子領域３０４形成後の熱処理工程
時において基板３０１中のボロンが拡散して素子領域３
０４としての単結晶シリコン層が高濃度化するのを前記
Ｐ型巣結晶シリコン膜３０２により防止できる。なおＰ
型巣結晶シリコン基板３０ノ上のシリコン膜は前記熱処
理工程において第７図（ｂ）に示す如くＰ型巣結晶シリ
コン膜３０２′に換される。但し、該シリコン膜全体が
Ｐ型に変換されない場合には、後熱処＋ 理によりＰ型シリコン基板３０１から更にボロンな拡散
すればよい。このようにすることによって、素子分離領
域３０３下にチャンネルストッパを自動的に形成できる
と共に、素子領域３０４のボロン濃度の制御も容易とな
る。

実施例４ 〔１〕　　まず、ポ（ｙ　ｙ　Ｙ　１０　”／　ｃＩＩ
ｔ含むＰ型シ９−１／基板４０１上に実施例１と同様な
方法により８ｉ０２からなる素子分離領域４０２１１形
成した後、該素子分離領域４０２をマスクとして露出し
た島状の基板４０１の表面部分をエツチングして溝部４
θ３を形成した（第８図（、）図示）。

（Ｕ）　　次いで、実施例１と同様な方法により素子分
離領域４０２で分離されたＰ型シリコン基板４０１の溝
部４０３にＰ型車結晶シリコンからなる素子領域４０４
を形成した（第８図（ｂ）図示）。以下、実施例１と同
様な方法によりｎチャンネルＭＯ８型半導体装置（図示
せず）を製造した。

しかして、本実施例４によれば、単結晶シリコン層を形
成すべき基板４０１の領域に溝部４０３７に形成するこ
とによって、素子領域４０４の形成後に熱処理を施して
Ｐ型シリコン基板４０ノからのボロン拡散を行なった場
合、Ｐ型巣結晶シリコン層（素子領域）４０４の下部及
び側面のみにＰ型領域４０４□、つまり素子分離領域４
０２の反転防止領域、を形成でき、Ｐ型巣結晶シリコン
層の上部にＰ型領域４０４！を形成できる。

実施例５ まず、Ｐ型シリコン基板５０１にｓｉｏ、膜をＣＶＤ法
により堆積した後、このＳｉｎ、膜の素子分離領域予定
部にレジストパターンを形成し、これをマスクとして５
ｔＯ２膜をテーパ状にエツチングして側面がテーパ状を
なす素子分離領域５０２を形成した。次いで、素予分離
領域５０２で分離された島状の基板上部分に前記実施例
１と同様な方法によりＰ型巣結晶シリコンからなる素子
領域５０３を形成した（第９図図示）。

しかして、本実施例５によれば、素子分離領域５０２の
上部の幅（１）が狭く、微細／やターンが可能となり、
しかも素子分離領域５０２下部の幅（匂が広く、フィー
ルド寄生ＭＯ８）ランジスタのショー”）チャンネル効
果を防止できる。

なお、上記実施例１〜５において、ボロンをドープした
５ｉ０２からなる素子分離領域を形成した後、多結晶シ
リコン層の堆積、エツチバーグ、レーザビームの照射に
より単結晶シリコン層を形成し、ひきつづき熱処理を施
すことにより、該素子分離領域中のボロンをこの側面と
接する単結晶シリコン層に拡散させてＰ型の反転防止層
を形成してもよい。この場合、ボロンドープ５ｉｏ２か
らなる素子分離領域を形成する手段としては、ボロンド
ープＳｉＯ□膜をΔターニングする方法、ノンドープｓ
ｉｏ□からなる素子分離領域の側面のみにボロンをイオ
ン注入する方法が挙げられる。

特に、後者方法において、素子分離領域の形状が第９図
に示す如（側面がテーパ状をなす場合にはイオン注入を
斜めに入射させる必要な（、垂直に入射させればよいた
め、工程が簡単になる。

上記実施例では素子領域となるＰ型巣結晶シリコン層を
素子分離領域と同厚さとなるように形成したが、これに
限定されない。例えば第１０図に示す如く素子分離領域
６０２の厚さより厚いＰ型巣結晶シリコンからなる素子
分離領域６０３を形成してもよ（、或いは第１１図に示
す如（素子分離領域７０２の厚さよりも薄いＰ型巣結晶
シリコンからなる素子領域７０３を形成してもよい。

上記実施例においてＰ型シリコン基板の代りにサファイ
アなどの単結晶絶縁基板を用いてもよい。

第１０図及び第１１図は夫々本発明の他の実施例におけ
る素子分離領域で分離された基板上部分に素子領域を形
成した状態を示す断面図である。

１０１．２０１，３０１，４０１，５０１゜６０１．７
０１・・・Ｐ型シリコン基板、１０２゜２０２　・・・
Ｓ　ｒ　０２膜、１０４，２０５，３０３゜４０２．５
０２，６０２，７０２・・・素子分離領域（フィールド
領域）、１０５．２０６・・・多結晶シリコン層、１０
６・・・プラズマ窒化膜、１０７．３０４，４０４，５
０３，６０３゜７０３・・・素子領域、１０Ｂ・・・ダ
ート電極、１０９・・・ダート酸化膜、１１０・・・ｎ
型ソース領域、１１３．１１４・・・Ａ１３配線、２０
４１．２０４２・・・ｋｌ被膜、４０４・・・溝部。

出願人代理人弁理士　鈴　江　武　彦 第１図 第１図 第３図　　　　　　　　　第 ３図 ５図 第５図 第５図 ＾　　　　　　　　　　　　　　　　　ＯＯＮノ 第８図 第９図 第６図 第７図

Claims (1)

1. 【特許請求の範囲】 （ＩＪ　　少なくとも一部の領域の不純物濃度が１０７
   ７以上の半導体基体上に絶縁膜を形成した後、この絶縁
   膜を選択的にエツチング除去して素子分離領域を形成す
   る工程と、非単結晶半導体層を堆積する工程と、前記素
   子分離領域上の非単結晶半導体層を選択エツチングして
   該素子分熱領域で分離された半導体基体上部分に同半導
   体層を埋込む工程と、この半導体層にエネルギービーム
   を照射し、単結晶化して素子領域を形成する工程とを具
   備したことを特徴とする半導体装置の製造方法。 （２）素子分離領域上の非単結晶半導体層を選択エツチ
   ングする工程を、エッチバック法により行なうことを特
   徴とする特許請求の範囲第１項記載の半導体装置の製造
   方法。 （３）少なくとも一部の領域の不純物濃度が１０／ｃｎ
   ｆ以上の半導体基体上に絶縁膜を形成した後、この絶縁
   膜上の素子領域予定部を覆うスペーチセ形成する工程と
   、とのスベー？−を含む絶縁膜上に第１被膜を堆積した
   後、該スペーサーを除去してその上の第１被膜部分をリ
   フトオフし前記絶縁膜の素子分離領域予定部上に第１被
   膜を残存させる工程ど、残存第１被膜をマスクとして前
   記絶縁膜を選択的にエツチング除去して素子分離領域を
   形成する工程と、残存第１被膜を除去した後、非単結晶
   半導体層を堆積する工程と、前記素子分離領域で分離さ
   れた半導体基体領域に対応する非単結晶半導体層の四部
   を少なくとも含む領域に第２被膜を堆積した後、反応性
   イオンエツチングで処理して前記非単結晶半導体層の凹
   部に第２被膜を残存させる工程と、この残存第２被膜と
   非単結晶半導体層とを同時にエツチングして前記素子分
   離領域で分離された半導体基体上部分に同半導体層を埋
   込む工程と、この半導体層にエネルギービームを照射し
   単結晶化して素子領域を形成する工程とを具備したこと
   を特徴とする特許請求の範囲第１項記載の半導体装置の
   製造方法。 （４）第２被膜がプラズマ窒化膜であることを特徴とす
   る特許請求の範囲第３項記載の半導体装置の製造方法。 （５）半導体基体は不純物濃度が１０７７以上の半導体
   基板と、この基板上に形成された不純物濃度が１０／７
   未満の単結晶半導体膜とからなるものであること特徴と
   する特許請求の範囲第１項記載の半導体装置の製造方法
   。 （６）絶縁膜を選択的にエツチング除去して素子分離領
   域を形成した後、露出した半導体基体表面を更にエツチ
   ングして溝部を形成することを特徴とする特許請求の範
   囲第１項記載の半導体装置の製造方法。 （力　絶縁膜を選択的にエツチング除去して素子分離領
   域を形成する工程において、絶縁膜をテーパ状にエツチ
   ング除去してテーパ状の側面を有する素子分離領域を形
   成することな特徴とする特許請求の範囲第１項記載の半
   導体装置の製造方法。 （８）素子分離領域の側面に半導体基体中の不純物と同
   導電型の不純物をドーピングすることを特徴とする特許
   請求の範囲第１項記載の半導体装置の製造方法。 （９）不純物のドーピングをイオン注入により行なうこ
   とを特徴とする特許請求の範囲第８項記載の半導体装置
   の製造方法。 α０）絶縁膜として半導体基体中の不純物と同導電型の
   不純物を含むものを用いることを特徴とする特許請求の
   範囲第１項記載の半導体装置の製造方法。 ■　絶縁膜として５ｉｎ２膜を用いることを特徴とする
   特許請求の範囲第１項記載の半導体装置の製造方法。