JPS5856497A - 多層プリント基板の端子形成方法 - Google Patents
多層プリント基板の端子形成方法Info
- Publication number
- JPS5856497A JPS5856497A JP56154965A JP15496581A JPS5856497A JP S5856497 A JPS5856497 A JP S5856497A JP 56154965 A JP56154965 A JP 56154965A JP 15496581 A JP15496581 A JP 15496581A JP S5856497 A JPS5856497 A JP S5856497A
- Authority
- JP
- Japan
- Prior art keywords
- printed circuit
- circuit board
- terminal
- connector
- multilayer printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 12
- 238000005520 cutting process Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 claims description 8
- 239000002344 surface layer Substances 0.000 claims description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- MJOQJPYNENPSSS-XQHKEYJVSA-N [(3r,4s,5r,6s)-4,5,6-triacetyloxyoxan-3-yl] acetate Chemical compound CC(=O)O[C@@H]1CO[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O MJOQJPYNENPSSS-XQHKEYJVSA-N 0.000 description 2
- 229920002678 cellulose Polymers 0.000 description 2
- 239000001913 cellulose Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 101700004678 SLIT3 Proteins 0.000 description 1
- 102100027339 Slit homolog 3 protein Human genes 0.000 description 1
- 210000000988 bone and bone Anatomy 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000036346 tooth eruption Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09145—Edge details
- H05K2201/0919—Exposing inner circuit layers or metal planes at the side edge of the printed circuit board [PCB] or at the walls of large holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は汎用カードエツジタイプコネクタに対する多数
の接続端子部を備える高密度配線回路プリント基板の製
法に係る多層プリント基板の端子形成方法に関する０ すなわち、立体化高密度配線の多層（積層）プリント基
板に対する外部接続を従来同様のプラグイン方式コネク
タ所謂カードエツジタイプのコネクタで実施し得るよう
前記多層プリント基板の端子を形成するにあたシ、よシ
有効な製造方法を提供しようとするものである。
の接続端子部を備える高密度配線回路プリント基板の製
法に係る多層プリント基板の端子形成方法に関する０ すなわち、立体化高密度配線の多層（積層）プリント基
板に対する外部接続を従来同様のプラグイン方式コネク
タ所謂カードエツジタイプのコネクタで実施し得るよう
前記多層プリント基板の端子を形成するにあたシ、よシ
有効な製造方法を提供しようとするものである。
従来のカードエツジタイプコネクタとプリント基板との
接続榛能取得の状況は第１図斜視図に示される。却ち、
図示１は表面に電子部品が実装され且つこれらの電子部
品を接続する導体パターンが形成されたプリント基板（
電子部品、導体パターン等は図示せず）、２はカードエ
ツジコネクタでコネクタ前面は基板１が嵌挿されるスリ
ット３を有し又その後方はコネクタ端子４となる。５は
プリント基板端部に設けられる該基板回路に対する外部
接続用の電極部あるいは多数並列配設された端子配列部
である。当然ながら前記のコネクタ筐体内には電極５に
対接する接続バネ（接触子）の多数が設けられる。
接続榛能取得の状況は第１図斜視図に示される。却ち、
図示１は表面に電子部品が実装され且つこれらの電子部
品を接続する導体パターンが形成されたプリント基板（
電子部品、導体パターン等は図示せず）、２はカードエ
ツジコネクタでコネクタ前面は基板１が嵌挿されるスリ
ット３を有し又その後方はコネクタ端子４となる。５は
プリント基板端部に設けられる該基板回路に対する外部
接続用の電極部あるいは多数並列配設された端子配列部
である。当然ながら前記のコネクタ筐体内には電極５に
対接する接続バネ（接触子）の多数が設けられる。
しかしながら、このような従来のコネクタでは接続嵌入
のプリント基板厚さが１．６から２．５（単位ｎ）程度
のものしか標準化されておらず、多層化された基板厚さ
が大きい基板に対しては専用のコネクタを発注手配せね
ばならず、非常に高価なものとなシ経済的でない。
のプリント基板厚さが１．６から２．５（単位ｎ）程度
のものしか標準化されておらず、多層化された基板厚さ
が大きい基板に対しては専用のコネクタを発注手配せね
ばならず、非常に高価なものとなシ経済的でない。
本発明は前記の問題点を解決する仁とである。
このため、本発明は汎用レベルにおける従来のプリント
基板用コネクタと接続可能な主として多層プリント基板
端子の形成手段を提示したものである０ その特徴とするところは、多段積層時、カードエツジタ
イプコネクタ接続用端子形成面にフィルムを介在せしめ
て端子形成面を接着基材から保護多層プリント基板の端
子形成方法である。
基板用コネクタと接続可能な主として多層プリント基板
端子の形成手段を提示したものである０ その特徴とするところは、多段積層時、カードエツジタ
イプコネクタ接続用端子形成面にフィルムを介在せしめ
て端子形成面を接着基材から保護多層プリント基板の端
子形成方法である。
以下、本発明の実施例につき、第２図乃至第４図を参照
しながら説明する。第２図は本発明にょるｍｉ一方法に
よ多形成された多層プリント基板の斜視図、第３図は多
段積層時、コネクタ接続端子面を保護する手段を゛示し
、又第４図は前回積層後、ゑ 端子部の伽出しを切削加工する状態を示す側面図である
。
しながら説明する。第２図は本発明にょるｍｉ一方法に
よ多形成された多層プリント基板の斜視図、第３図は多
段積層時、コネクタ接続端子面を保護する手段を゛示し
、又第４図は前回積層後、ゑ 端子部の伽出しを切削加工する状態を示す側面図である
。
本発明によれば、第３図（ａ）において例示する積層状
態−７５為ら明らかな様に、高密夏の立体回路をなす単
位プリント基板６．７．８．９．１０，１１及ヒ１２ス
ルーホール１３及びユニット回路パターン１４が予形成
され、更に中間層プリント基板９には積層構成内に収蔵
の前記回路を外部に接続するための前記カードエツジタ
イプコネクタ接続用のｊｔｊｌ極（端子）５と５′が形
成される。なお第３図（ｂ）はコネクタ端子配列面５′
側の拡大図である。
態−７５為ら明らかな様に、高密夏の立体回路をなす単
位プリント基板６．７．８．９．１０，１１及ヒ１２ス
ルーホール１３及びユニット回路パターン１４が予形成
され、更に中間層プリント基板９には積層構成内に収蔵
の前記回路を外部に接続するための前記カードエツジタ
イプコネクタ接続用のｊｔｊｌ極（端子）５と５′が形
成される。なお第３図（ｂ）はコネクタ端子配列面５′
側の拡大図である。
このような図示状態でプリント基板６乃至１２を積層す
るに当シ、プリプレグと称する接着基拐による積層は、
前記コネクタ端子形成面５．５′の導電接触面（金めつ
き処理面）が前記接着基拐で絶縁層となる。このため本
発明にあっては同図（ｂ）において２点線で囲むＭｌ、
分１５（接続端子部）に例えば四酢酸セルローズフィル
ム等をはシっけ導電接触面を保護した後プリプレグを用
いての＆１（がされる。しかして積層硬化後、フィルム
を除去するが該フィルム除去は下記端子部のる出し加工
時に除去したがよい。
るに当シ、プリプレグと称する接着基拐による積層は、
前記コネクタ端子形成面５．５′の導電接触面（金めつ
き処理面）が前記接着基拐で絶縁層となる。このため本
発明にあっては同図（ｂ）において２点線で囲むＭｌ、
分１５（接続端子部）に例えば四酢酸セルローズフィル
ム等をはシっけ導電接触面を保護した後プリプレグを用
いての＆１（がされる。しかして積層硬化後、フィルム
を除去するが該フィルム除去は下記端子部のる出し加工
時に除去したがよい。
第４図は前記多層プリント基板に対する積層硬化後、端
子形成の中間層プリント基板を残して基板外側面が切削
加工され図の斜線部分が削除される工程を示す。前記の
切削は数値制御（ＮＣ）されるルータ機により、骨に切
削の高さ方向寸法精度を保持して加工することが出来る
。図中１８は切削歯であシ軸１９の回転と下降送シ（矢
印２０参照）とによシ前記外側面初）ｌをするが、この
さい切削深さく高さ方向）は中間層プリント基板９に予
め形成された第３図２１で示す導体膜と切削歯１８との
電気的導通を検知し切削の前記送シ停止を行なう。
子形成の中間層プリント基板を残して基板外側面が切削
加工され図の斜線部分が削除される工程を示す。前記の
切削は数値制御（ＮＣ）されるルータ機により、骨に切
削の高さ方向寸法精度を保持して加工することが出来る
。図中１８は切削歯であシ軸１９の回転と下降送シ（矢
印２０参照）とによシ前記外側面初）ｌをするが、この
さい切削深さく高さ方向）は中間層プリント基板９に予
め形成された第３図２１で示す導体膜と切削歯１８との
電気的導通を検知し切削の前記送シ停止を行なう。
導体膜２１は該基板９の両側でストライプ状に残した銅
張シお°５ｔｅｐ基材の餉箔であシこれは前記コ ｌ
ネクタ端子５とダの形成時併せて設けられる。
張シお°５ｔｅｐ基材の餉箔であシこれは前記コ ｌ
ネクタ端子５とダの形成時併せて設けられる。
図示１６は第２図斜視図から明らかな様に意図するコネ
クタ接続用のカードエツジ部分である。
クタ接続用のカードエツジ部分である。
かかる切削加工によって、中間層プリント基板９に設け
られたコネクタ端子５をｌｉｖていた前記艮 四酢酸セルロースよシなる保Ｓ及膜も除去され、かかる
端子５部分が表出される。
られたコネクタ端子５をｌｉｖていた前記艮 四酢酸セルロースよシなる保Ｓ及膜も除去され、かかる
端子５部分が表出される。
前記本発明の多層プリント板の端子形成方法によれば、
従来の積層技法を大巾に変更することなく、ルータ機に
よる積層基板外側面の切削のみでコネクタ接続用端子が
形成されることになる。このため中間層並びに表面層プ
リント基板の回路パターン形成には前記切削加工を考慮
し基板周辺部に余白部をとっておく必要がある。
従来の積層技法を大巾に変更することなく、ルータ機に
よる積層基板外側面の切削のみでコネクタ接続用端子が
形成されることになる。このため中間層並びに表面層プ
リント基板の回路パターン形成には前記切削加工を考慮
し基板周辺部に余白部をとっておく必要がある。
以上説明した本発明の端子形成方法による多ｌΩプリン
ト基板は従来の汎用コネクタがそのま＼適用出来るため
、かかる基板のパネル実装組立てが経済的に施行される
等その効果は大きいものがあるＯ
ト基板は従来の汎用コネクタがそのま＼適用出来るため
、かかる基板のパネル実装組立てが経済的に施行される
等その効果は大きいものがあるＯ
第１１８１は従来のカードエツジコネクタとプリント基
板の斜視図、第２図は本発明によ多形成された多層プリ
シト基板の斜視図、第３図と＃Ｆ＆４図は本発明の要部
手段を説明する斜視図と側面図である。 図中、５と５′はコネクタ２（第１図）接続用端子配列
面、６と１２は表面層プリント基板、７と８と９と１０
と１１は中間層プリント基板、１５人 は絶縁フィルム、及び１８は硲出しの切削歯である０ 第１図
板の斜視図、第２図は本発明によ多形成された多層プリ
シト基板の斜視図、第３図と＃Ｆ＆４図は本発明の要部
手段を説明する斜視図と側面図である。 図中、５と５′はコネクタ２（第１図）接続用端子配列
面、６と１２は表面層プリント基板、７と８と９と１０
と１１は中間層プリント基板、１５人 は絶縁フィルム、及び１８は硲出しの切削歯である０ 第１図
Claims (1)
- コネクタ接続用端子部を有するプリント基板を含む中間
層プリント基板と表面層プリント基板と次いで前記表面
層プリント基板から前記コネクタ □接続用端子部を
有するプリント基板表面近、傍まで切削加工を施し前記
コネクタ接続用端子部を表出しする工程を有することを
特徴とする多層プリント基板の端子形成方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154965A JPS5856497A (ja) | 1981-09-30 | 1981-09-30 | 多層プリント基板の端子形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56154965A JPS5856497A (ja) | 1981-09-30 | 1981-09-30 | 多層プリント基板の端子形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5856497A true JPS5856497A (ja) | 1983-04-04 |
Family
ID=15595767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56154965A Pending JPS5856497A (ja) | 1981-09-30 | 1981-09-30 | 多層プリント基板の端子形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856497A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236297A (ja) * | 1984-05-10 | 1985-11-25 | 日本電気株式会社 | 多層プリント配線基板 |
| JPS61148607U (ja) * | 1985-03-04 | 1986-09-13 | ||
| EP1569501A1 (en) * | 2004-02-27 | 2005-08-31 | EUROTECH SpA | Multilayer expansion card for electronic apparatus and relative production method |
| JP2019134120A (ja) * | 2018-02-02 | 2019-08-08 | 日本電気株式会社 | 実装構造、構造部品、実装構造の製造方法 |
-
1981
- 1981-09-30 JP JP56154965A patent/JPS5856497A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60236297A (ja) * | 1984-05-10 | 1985-11-25 | 日本電気株式会社 | 多層プリント配線基板 |
| JPH0363832B2 (ja) * | 1984-05-10 | 1991-10-02 | Nippon Electric Co | |
| JPS61148607U (ja) * | 1985-03-04 | 1986-09-13 | ||
| EP1569501A1 (en) * | 2004-02-27 | 2005-08-31 | EUROTECH SpA | Multilayer expansion card for electronic apparatus and relative production method |
| US7344085B2 (en) | 2004-02-27 | 2008-03-18 | Eurotech Spa | Multilayer expansion card for electronic apparatus and relative production method |
| JP2019134120A (ja) * | 2018-02-02 | 2019-08-08 | 日本電気株式会社 | 実装構造、構造部品、実装構造の製造方法 |
| US10686267B2 (en) | 2018-02-02 | 2020-06-16 | Nec Corporation | Mounting structure, structural component, and method for manufacturing mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101297610B (zh) | 弯曲式刚性印刷布线板及其制造方法 | |
| EP0543974B1 (en) | A circuit board having shielded regions as well as a method of manufacturing such a board | |
| EP0312682A2 (en) | Printed circuit board | |
| JPS5856497A (ja) | 多層プリント基板の端子形成方法 | |
| JPH071821B2 (ja) | 配線基板 | |
| JP3070262B2 (ja) | 多層フレキシブル実装基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH06177497A (ja) | 多層印刷回路基板のコネクターおよびその製造方法 | |
| JPH0528918B2 (ja) | ||
| JPH0378793B2 (ja) | ||
| JP2892861B2 (ja) | 複合プリント基板及びその製造方法 | |
| JPS6298791A (ja) | 可撓性プリントシ−ト | |
| JPS5867099A (ja) | 電気機器 | |
| JPS6141272Y2 (ja) | ||
| JP2880959B2 (ja) | コネクタ | |
| JPH0691336B2 (ja) | 回路基板の電磁シールド方法 | |
| JPS61226991A (ja) | 多層回路基板 | |
| JPH09167525A (ja) | フラットケーブル | |
| JPH0227573Y2 (ja) | ||
| JPH021778Y2 (ja) | ||
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JPH0126121Y2 (ja) | ||
| JPS58164130U (ja) | スイツチ回路板 | |
| JPH01228195A (ja) | 回路基板とその製造方法 | |
| JPS62200798A (ja) | 多層基板 |