JPS5843917B2 - バイアホ−ルの形成方法 - Google Patents
バイアホ−ルの形成方法Info
- Publication number
- JPS5843917B2 JPS5843917B2 JP11900179A JP11900179A JPS5843917B2 JP S5843917 B2 JPS5843917 B2 JP S5843917B2 JP 11900179 A JP11900179 A JP 11900179A JP 11900179 A JP11900179 A JP 11900179A JP S5843917 B2 JPS5843917 B2 JP S5843917B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- via hole
- via holes
- metal
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明はセラミック等よりなるプリント配線板（以後Ｐ
ＷＢと略称す）の表面及び裏面に夫々形成した信号線回
路同士を相互ｌこ接続するバイアホールの形成方法に関
し、特（こ微細化に適したバイアホールの形成方法ｌこ
関する。
ＷＢと略称す）の表面及び裏面に夫々形成した信号線回
路同士を相互ｌこ接続するバイアホールの形成方法に関
し、特（こ微細化に適したバイアホールの形成方法ｌこ
関する。
エレクトロニクス用素子特（こトランジスタから発展し
たＳＳＩ、ＭＳＩ、ＬＳＩを経てｖＬＳ■に到るディジ
タルＩＣ及びオペアンプ等の能動素子類の技術進歩に伴
ない、これらの小型、高性能の素子類および他の必要な
回路素子をコンパクト（こ高信頼度を保ち、経済的Ｅこ
実装することが大きな課題となっている。
たＳＳＩ、ＭＳＩ、ＬＳＩを経てｖＬＳ■に到るディジ
タルＩＣ及びオペアンプ等の能動素子類の技術進歩に伴
ない、これらの小型、高性能の素子類および他の必要な
回路素子をコンパクト（こ高信頼度を保ち、経済的Ｅこ
実装することが大きな課題となっている。
この課題に対して、多層印刷配線板を中心とした実装技
術がその要請に応えるべく開発されている。
術がその要請に応えるべく開発されている。
この印刷配線板の多層化は現在２３層に及ぶものもあり
、近い将来には３０層を超えると予測されている。
、近い将来には３０層を超えると予測されている。
こうした多層化に加えて１０ｃｒｒＬ角乃至８ｃｒｆＬ
角の一板の印刷配線板に４０ｏＯ〜５０００個ものバイ
アホールを設けることが要求されている。
角の一板の印刷配線板に４０ｏＯ〜５０００個ものバイ
アホールを設けることが要求されている。
なお、バイアホールとは、スルーホールト同様に印刷配
線板にあけられた各層導体接続用の孔のことをさしてい
るが、このバイアホールは多層構造の印刷配線板におい
ては必ずしも全層を貫通せず、何層かづつを貫通するた
めにスルーホールと称されず、バイアホールと称される
。
線板にあけられた各層導体接続用の孔のことをさしてい
るが、このバイアホールは多層構造の印刷配線板におい
ては必ずしも全層を貫通せず、何層かづつを貫通するた
めにスルーホールと称されず、バイアホールと称される
。
従って、１枚（一層）の印刷配線板について考えれば、
スルーホールもバイアホールも同じものである。
スルーホールもバイアホールも同じものである。
ところで、最近の厚膜印刷技術（こよれば、厚み１５〜
２０μｍ１巾１００μｍのＡｇ、 Ａｕ、、 Ｐ ｄ
。
２０μｍ１巾１００μｍのＡｇ、 Ａｕ、、 Ｐ ｄ
。
Ｐ ｔ、 Ｗ、 Ｍｏ、 Ｃｕ等の金属材料及びこれら
の金属よりなる導体材料をＰＷＢ（印刷配線板）表裏に
形成することができる。
の金属よりなる導体材料をＰＷＢ（印刷配線板）表裏に
形成することができる。
また、バイアホール作成技術としては、パンチ、金型、
レーザ加工等があり、その中では加工精度加工工数等の
面で金型が有利である。
レーザ加工等があり、その中では加工精度加工工数等の
面で金型が有利である。
しかし、金型を用いる場合あけることができる孔の直径
は現在の技術水準では２５０μｍ程度が限界であり、上
記厚膜印刷技術により形威し得る導体の巾が１００μｍ
であるの（こ対し大きな差がある。
は現在の技術水準では２５０μｍ程度が限界であり、上
記厚膜印刷技術により形威し得る導体の巾が１００μｍ
であるの（こ対し大きな差がある。
そのため、折角導体巾を狭くできたメリットが生かされ
ない。
ない。
本発明は上記の如き困難を克服せんとするもので、その
目的は、グリーンシートを加工焼成して電子部品を高密
度実装するための多層プリント配線板を製作する方式（
こおいて予め焼成前］こ金属型板上にグリーンシートを
載置し、射出装置を用いて金属ボールを押し込んでグリ
ーンシートＥこ埋め込む手段１こよりバイアホール形成
と、バイアホール用導体配置を行う２工程作業を一工程
で行うことを特徴とするバイアホールの形成力法にまり
達成できる。
目的は、グリーンシートを加工焼成して電子部品を高密
度実装するための多層プリント配線板を製作する方式（
こおいて予め焼成前］こ金属型板上にグリーンシートを
載置し、射出装置を用いて金属ボールを押し込んでグリ
ーンシートＥこ埋め込む手段１こよりバイアホール形成
と、バイアホール用導体配置を行う２工程作業を一工程
で行うことを特徴とするバイアホールの形成力法にまり
達成できる。
ＰＷＢを製作する場合に用いられる素材の一つであるグ
リーンシートと呼ばれる軟かな材料に対して、従来バイ
アホールの穿設作業とこのバイアホールに導体を埋設す
る作業を別々に行っていたが本発明ではこれを複合工程
として工数削減を図ると共に精度を高めたものである。
リーンシートと呼ばれる軟かな材料に対して、従来バイ
アホールの穿設作業とこのバイアホールに導体を埋設す
る作業を別々に行っていたが本発明ではこれを複合工程
として工数削減を図ると共に精度を高めたものである。
なお、本発明に係るバイアホール形成工程を経たグリー
ンシートはその後所定の焼成温度（ＡｇＡｕ導体の場合
約９００°Ｃ位）で熱処理して素子の実装が可能なＰＷ
Ｂとして完成される。
ンシートはその後所定の焼成温度（ＡｇＡｕ導体の場合
約９００°Ｃ位）で熱処理して素子の実装が可能なＰＷ
Ｂとして完成される。
また、こ＼で用いられるグリーンシートの材料としては
、アルミナホーケイ酸ガラス系のガラスセラミックのほ
か、アルミナ、ムライト、マグネシア等のセラミック材
料がある。
、アルミナホーケイ酸ガラス系のガラスセラミックのほ
か、アルミナ、ムライト、マグネシア等のセラミック材
料がある。
以下、図面を用いて本発明の方法の１実施例について説
明する。
明する。
第１図〜第３図は本発明の一実施例の断面図であり、第
１図は金属ボール打込み前、第２図は打込み後、第３図
は焼成後に対応する。
１図は金属ボール打込み前、第２図は打込み後、第３図
は焼成後に対応する。
まず、第１図図示のようにグリーンシート１は多数の微
細な凹部２を有する金属型板３上（こ載置される。
細な凹部２を有する金属型板３上（こ載置される。
次いで、射出装置４に装填された金属ボール５の打込み
を行う。
を行う。
こうして、第２図に示すようにグリーンシート中に金属
ボール５が埋込まれ、シート両面間の導通を可能（こし
ている。
ボール５が埋込まれ、シート両面間の導通を可能（こし
ている。
しかる後、グリーンシートを約９００°Ｃで焼成して第
３図ｔこ示すセラミックガラスのＰＷＢ １’を得る。
３図ｔこ示すセラミックガラスのＰＷＢ １’を得る。
このＰＷＢでは信号線回路（以後の工程で形成される）
と接続できるように金属ボール５が両面ｌこ頭を出して
いる。
と接続できるように金属ボール５が両面ｌこ頭を出して
いる。
本実施例においては、グリーンシートはアルミナ−ボロ
シリケイト系のガラス−セラミック粉末をドクターブレ
ード法により底形して作成したがガラス−セラミックの
外ｌこアルミナ、ムライト等の材料Ｉこも本発明の方法
を実施することが出来る。
シリケイト系のガラス−セラミック粉末をドクターブレ
ード法により底形して作成したがガラス−セラミックの
外ｌこアルミナ、ムライト等の材料Ｉこも本発明の方法
を実施することが出来る。
本実施例においては、グリーンシート１の厚さを０．１
２山とし、０．１關φＡｕボール５を打込んだ。
２山とし、０．１關φＡｕボール５を打込んだ。
金属型板３にはＭｏ板を使用して、孔径１００μｍの凹
部２をフォトエツチングにより形成した。
部２をフォトエツチングにより形成した。
しかし、本発明の方法は上記の材料寸法にその適用範囲
が制限されるものではない。
が制限されるものではない。
以上述べた如く本発明ｌこよれば、従来の技術で達成で
きなかった数１０乃至１００μｍの大きさのバイアホー
ルを正確に作成でき、また、バイアホールに対する導体
充填も同時に行なえるので、工程を短縮すること、およ
び導線中１００μｍの信号線回路形成技術を充分有効に
生かす事ができて、ＰＷＨの高密度実装化、信頼性向上
及びコストダウンに大いに貢献する。
きなかった数１０乃至１００μｍの大きさのバイアホー
ルを正確に作成でき、また、バイアホールに対する導体
充填も同時に行なえるので、工程を短縮すること、およ
び導線中１００μｍの信号線回路形成技術を充分有効に
生かす事ができて、ＰＷＨの高密度実装化、信頼性向上
及びコストダウンに大いに貢献する。
第１図〜第３図は本発明の一実施例を示す断面図であり
、第１図は金属ボール打込み前、第２図は金属ボール打
込終了、第３図はＰＷＢ焼成後に夫々対応する。 図中、１はグリーンシート、２は金属型板の凹部、３は
金属型板、４は射出装置、５は金属ボールである。
、第１図は金属ボール打込み前、第２図は金属ボール打
込終了、第３図はＰＷＢ焼成後に夫々対応する。 図中、１はグリーンシート、２は金属型板の凹部、３は
金属型板、４は射出装置、５は金属ボールである。
Claims (1)
- １ 金属型板上にグリーンシートを載置し、次いで射出
装置に装填された金属ボールを該グリーンシートに打込
み、グリーンシート両面間の導通を行ったことを特徴と
するバイアホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11900179A JPS5843917B2 (ja) | 1979-09-17 | 1979-09-17 | バイアホ−ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11900179A JPS5843917B2 (ja) | 1979-09-17 | 1979-09-17 | バイアホ−ルの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643796A JPS5643796A (en) | 1981-04-22 |
| JPS5843917B2 true JPS5843917B2 (ja) | 1983-09-29 |
Family
ID=14750535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11900179A Expired JPS5843917B2 (ja) | 1979-09-17 | 1979-09-17 | バイアホ−ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5843917B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59231890A (ja) * | 1983-06-14 | 1984-12-26 | 日立化成工業株式会社 | スルホ−ル導体の形成方法 |
| JPH0818065A (ja) * | 1995-07-03 | 1996-01-19 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型半導体装置の作製方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3541222A (en) * | 1969-01-13 | 1970-11-17 | Bunker Ramo | Connector screen for interconnecting adjacent surfaces of laminar circuits and method of making |
| JPS49121172A (ja) * | 1973-03-28 | 1974-11-19 | ||
| JPS49121967A (ja) * | 1973-03-31 | 1974-11-21 |
-
1979
- 1979-09-17 JP JP11900179A patent/JPS5843917B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5643796A (en) | 1981-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3059568B2 (ja) | 多層プリント回路基板の製造方法 | |
| JPS61229389A (ja) | セラミツク配線板およびその製造方法 | |
| JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
| US6350334B1 (en) | Method of manufacturing a multi-layered ceramic substrate | |
| JPS5843917B2 (ja) | バイアホ−ルの形成方法 | |
| JPH1168316A (ja) | プリント配線板の製造方法 | |
| JP2546455B2 (ja) | セラミック基板の構造およびその製造方法 | |
| JPS5846200B2 (ja) | バイアホ−ルの形成方法 | |
| JP4501227B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPS6242598A (ja) | セラミツク多層配線板およびその製造方法 | |
| JP3047197B2 (ja) | セラミック複合基板の製造方法 | |
| JPS59159592A (ja) | セラミツク基板の製造方法 | |
| JP2001284805A (ja) | 多層配線基板とその製造方法 | |
| JPH03229488A (ja) | プリント配線基板の製造方法 | |
| JPS60102798A (ja) | プリント配線板の製造方法 | |
| JPS63133597A (ja) | 多層配線基板の製法 | |
| JPS6353720B2 (ja) | ||
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JPH02265296A (ja) | 印刷配線基板の製造方法 | |
| JP2841574B2 (ja) | 多層印刷配線板の製造方法 | |
| JPS5812758B2 (ja) | バイアホ−ルの形成方法 | |
| JPS62290196A (ja) | ヴイアホ−ルの形成方法 | |
| JPS61147597A (ja) | セラミック回路基板の製造方法 | |
| JPS5853892A (ja) | 混成多層配線基板 |