JPS63133597A - 多層配線基板の製法 - Google Patents
多層配線基板の製法Info
- Publication number
- JPS63133597A JPS63133597A JP28043286A JP28043286A JPS63133597A JP S63133597 A JPS63133597 A JP S63133597A JP 28043286 A JP28043286 A JP 28043286A JP 28043286 A JP28043286 A JP 28043286A JP S63133597 A JPS63133597 A JP S63133597A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- multilayer wiring
- wiring board
- hole conductor
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims description 21
- 239000000919 ceramic Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 6
- 238000001035 drying Methods 0.000 claims description 3
- 238000005553 drilling Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 239000004014 plasticizer Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［技術分野］
この発明は、セラミックス配線基板の製造技術の分野に
属する。さらに詳しくは、シート積層型多層配線基板に
ついての技術分野に属する。
属する。さらに詳しくは、シート積層型多層配線基板に
ついての技術分野に属する。
［背景技術］
近年、各種通信機、電子機器等に使用される配線基板は
、ますます小型化、高密度化が要求される傾向にある。
、ますます小型化、高密度化が要求される傾向にある。
そのため、回路を３次元に配線することのできる多層配
線基板への要求が高まってきている。
線基板への要求が高まってきている。
多層化の方法としては、セラミックスグリーンシート上
に、導体ペースト、絶縁ペーストを交互に印刷して積層
する印刷積層法と、導体ペーストを印刷したセラミック
スグリーンシートを数枚重ねて積層一体化した後、焼成
するシート積層法があるが、信鎖性、層数の面から考え
て、シート積層法が有利であるといえる。
に、導体ペースト、絶縁ペーストを交互に印刷して積層
する印刷積層法と、導体ペーストを印刷したセラミック
スグリーンシートを数枚重ねて積層一体化した後、焼成
するシート積層法があるが、信鎖性、層数の面から考え
て、シート積層法が有利であるといえる。
第２図に、従来のシート積層法による多層配線基板の製
造工程を示す。ここで１はグリーンシートであり、こ、
れに孔（バイヤホール）２をあけ、金ペースト等の導体
ペーストを充填してバイヤーホール導体部３を形成する
。さらに金ペースト等の導体ペーストをを用いて回路パ
ターン４を形成した複数枚のグリーンシートを用意する
。これが第１図の（ａ）のステップである。つぎにこれ
を積層して一体化する。これが第１図の（ｂ）のステッ
プである。つぎに焼成する。これが第１図の（ｃ）のス
テップである。焼成の際、一般に導体ペーストの焼成収
縮率は、セラミックスの収縮率より大きいため、第２図
の（ｃ）のステップに示すように導体−セラミックス間
に隙間６が生じ、断線が生じ易いという問題点があった
［雑誌：セラミックス、Ｖｏ ｌ ２１ （１９８６）
、ｍ３．１９３ 、窯業協会刊行コ。
造工程を示す。ここで１はグリーンシートであり、こ、
れに孔（バイヤホール）２をあけ、金ペースト等の導体
ペーストを充填してバイヤーホール導体部３を形成する
。さらに金ペースト等の導体ペーストをを用いて回路パ
ターン４を形成した複数枚のグリーンシートを用意する
。これが第１図の（ａ）のステップである。つぎにこれ
を積層して一体化する。これが第１図の（ｂ）のステッ
プである。つぎに焼成する。これが第１図の（ｃ）のス
テップである。焼成の際、一般に導体ペーストの焼成収
縮率は、セラミックスの収縮率より大きいため、第２図
の（ｃ）のステップに示すように導体−セラミックス間
に隙間６が生じ、断線が生じ易いという問題点があった
［雑誌：セラミックス、Ｖｏ ｌ ２１ （１９８６）
、ｍ３．１９３ 、窯業協会刊行コ。
［発明の目的］
この発明は、上述のようなバイヤホール導体部の断線を
防止し、より信頼性の高いセラミックス多層配線基板を
提供することを目的とする。
防止し、より信頼性の高いセラミックス多層配線基板を
提供することを目的とする。
［発明の開示］
この発明は、シート積層法によるセラミックス多層配線
基板の製法において、セラミックスグリーンシートに穿
孔されたバイヤホールに導体ペーストを充填してバイヤ
ホール導体部を形成し、乾燥した後、バイヤホール導体
部の中央部に孔をあけ、つぎにシートを積層一体化し、
焼成する工程を含むことを特徴とするセラミックス多層
配線基板の製法゛を提供するものである。
基板の製法において、セラミックスグリーンシートに穿
孔されたバイヤホールに導体ペーストを充填してバイヤ
ホール導体部を形成し、乾燥した後、バイヤホール導体
部の中央部に孔をあけ、つぎにシートを積層一体化し、
焼成する工程を含むことを特徴とするセラミックス多層
配線基板の製法゛を提供するものである。
以下、実施例として示した図面に基づき説明する。
第１図は、この発明の方法を例示する工程図である。ま
ずグリーンシート１が用意される（ステップ（ａ））。
ずグリーンシート１が用意される（ステップ（ａ））。
グリーンシート１は、結晶化ガラス粉末、結合剤、溶剤
および可塑剤等を混合し、混練し、たとえばドクターブ
レード法により、０．５ｍｍ程度の厚みのものとして用
意される。グリーンシート１の所定の位置に、クリスタ
ルドリルを使用して０．５鶴の径のバイヤホール２をあ
ける（ステップ（ｂ））。そこに金ペースト等の導体ペ
ーストを注入してバイアーホール導体部３を形成すると
ともに、またグリーンシート１の表面にはスクリーン印
刷により回路パターン４を形成す葛（ステップ（Ｃ））
。つぎに、これを乾燥し、導体ペーストが充分固まって
からクリスタルドリルを使用してバイアホール導体部３
の中央部に０．２１ｍの孔５をあける（ステップ（ｄ）
）。つぎにこれらを加熱プレスにより積層一体化する（
ステップ（ｅ））。最後に、前記の積層グリーンシート
を、９５０℃で３時間焼成し、多層配線基板Ｂを得る。
および可塑剤等を混合し、混練し、たとえばドクターブ
レード法により、０．５ｍｍ程度の厚みのものとして用
意される。グリーンシート１の所定の位置に、クリスタ
ルドリルを使用して０．５鶴の径のバイヤホール２をあ
ける（ステップ（ｂ））。そこに金ペースト等の導体ペ
ーストを注入してバイアーホール導体部３を形成すると
ともに、またグリーンシート１の表面にはスクリーン印
刷により回路パターン４を形成す葛（ステップ（Ｃ））
。つぎに、これを乾燥し、導体ペーストが充分固まって
からクリスタルドリルを使用してバイアホール導体部３
の中央部に０．２１ｍの孔５をあける（ステップ（ｄ）
）。つぎにこれらを加熱プレスにより積層一体化する（
ステップ（ｅ））。最後に、前記の積層グリーンシート
を、９５０℃で３時間焼成し、多層配線基板Ｂを得る。
以上のようにして得た多層配線基板は、バイヤーホール
内の導体部が中空になるので、導体ペーストとセラミッ
クスの収縮率が異なっていても、第２図に示したような
隙間６が発生せず、断線が防止できるのである。
内の導体部が中空になるので、導体ペーストとセラミッ
クスの収縮率が異なっていても、第２図に示したような
隙間６が発生せず、断線が防止できるのである。
なお、前記の多層配線基板の製造条件については、単な
る例示であり限定的趣旨ではない。
る例示であり限定的趣旨ではない。
［発明の効果］
この発明は、シート積層法によるセラミックス多層配線
板の製法において、セラミックスグリーンシートに穿孔
されたバイヤホールに導体ペーストを充填してバイヤホ
ール導体部を形成し、乾燥した後、バイヤホール導体部
の中央部に孔をあけ、つぎにシートを積層一体化し、焼
成する工程を含むことを特徴とするので、断線の起こり
にくいセラミックス多層配線基板を製造することができ
る効果がある。
板の製法において、セラミックスグリーンシートに穿孔
されたバイヤホールに導体ペーストを充填してバイヤホ
ール導体部を形成し、乾燥した後、バイヤホール導体部
の中央部に孔をあけ、つぎにシートを積層一体化し、焼
成する工程を含むことを特徴とするので、断線の起こり
にくいセラミックス多層配線基板を製造することができ
る効果がある。
第１図は、この発明の実施例を示す工程図、第２図は従
来例の工程図である。 １はグリーンシート ２はバイヤーホール ３はバイヤホール導体部 ４は回路 ５はバイヤホール導体部の孔
来例の工程図である。 １はグリーンシート ２はバイヤーホール ３はバイヤホール導体部 ４は回路 ５はバイヤホール導体部の孔
Claims (1)
- （１）シート積層法によるセラミックス多層配線基板の
製法において、セラミックスグリーンシートに穿孔され
たバイヤホールに導体ペーストを充填してバイヤホール
導体部を形成し、乾燥した後、前記バイヤホール導体部
の中央部に孔をあけ、ついでシートを積層一体化し、焼
成する工程を含むことを特徴とするセラミックス多層配
線基板の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28043286A JPS63133597A (ja) | 1986-11-25 | 1986-11-25 | 多層配線基板の製法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28043286A JPS63133597A (ja) | 1986-11-25 | 1986-11-25 | 多層配線基板の製法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63133597A true JPS63133597A (ja) | 1988-06-06 |
Family
ID=17624971
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28043286A Pending JPS63133597A (ja) | 1986-11-25 | 1986-11-25 | 多層配線基板の製法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63133597A (ja) |
-
1986
- 1986-11-25 JP JP28043286A patent/JPS63133597A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799984A (en) | Method for fabricating multilayer circuits | |
| JPH0634451B2 (ja) | 多層回路の製造方法 | |
| KR100521941B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
| WO2003072325A1 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
| JPS63133597A (ja) | 多層配線基板の製法 | |
| US6846375B2 (en) | Method of manufacturing multilayer ceramic wiring board and conductive paste for use | |
| JPH0232595A (ja) | セラミック多層配線基板の製造方法 | |
| JP2599519B2 (ja) | グリーンシート及び多層セラミック回路基板の製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP3064751B2 (ja) | 多層型ジャンパーチップの製造方法 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JPH10294561A (ja) | 高脱バインダ性多層配線基板およびその製法 | |
| JP4501227B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPS6252999A (ja) | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 | |
| JPS5843917B2 (ja) | バイアホ−ルの形成方法 | |
| JPH09283654A (ja) | ガラスセラミック基板とその製造方法 | |
| JPS62296496A (ja) | 多層セラミツク回路基板の製造方法 | |
| JP2861406B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPS62144394A (ja) | バイアホ−ルの形成法 | |
| JP2001284805A (ja) | 多層配線基板とその製造方法 | |
| JPH10200015A (ja) | セラミックス基板とその製造方法 | |
| JPS6239558B2 (ja) | ||
| JPS62172794A (ja) | セラミツク多層回路基板の製造方法 | |
| JPS62216296A (ja) | 多層セラミツク基板 | |
| JPH01273389A (ja) | セラミック多層配線基板の製造方法 |