JPS5846200B2 - バイアホ−ルの形成方法 - Google Patents
バイアホ−ルの形成方法Info
- Publication number
- JPS5846200B2 JPS5846200B2 JP54119785A JP11978579A JPS5846200B2 JP S5846200 B2 JPS5846200 B2 JP S5846200B2 JP 54119785 A JP54119785 A JP 54119785A JP 11978579 A JP11978579 A JP 11978579A JP S5846200 B2 JPS5846200 B2 JP S5846200B2
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- via hole
- holes
- signal layer
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明はセラミック基板などの絶縁基板の表面及び裏面
に夫々形成した信号線回路同士相互に接続するバイアホ
ールの形成方法に関し、特に微細化に適したバイアホー
ルの形成方法に関する。
に夫々形成した信号線回路同士相互に接続するバイアホ
ールの形成方法に関し、特に微細化に適したバイアホー
ルの形成方法に関する。
エレクトロニクス用素子特にトランジスタから発展した
ＳＳＩ 、ＭＳＩ 、ＬＳＩを経てＶＬＳＩに到るディ
ジタルＩＣ及びオペアンプ等の能動素子類の技術進歩に
伴い、これらの小型、高性能の素子類および他の必要な
回路素子をコンパクトに、高信頼度を保ち、経済的に実
装することが大きな課題となっている。
ＳＳＩ 、ＭＳＩ 、ＬＳＩを経てＶＬＳＩに到るディ
ジタルＩＣ及びオペアンプ等の能動素子類の技術進歩に
伴い、これらの小型、高性能の素子類および他の必要な
回路素子をコンパクトに、高信頼度を保ち、経済的に実
装することが大きな課題となっている。
この課題に対して多層印刷配線板を中心とした実装技術
がその要請に応えるべく開発されている。
がその要請に応えるべく開発されている。
この印刷配線板の多層化は現在２３層に及ぶものもあり
、近い将来には３０層を超えると予測されている。
、近い将来には３０層を超えると予測されている。
こうした多層化に加えて１０ＣｒＩＬ角及至８ＣｒＩｌ
角の一枚の印刷配線板に４０００〜５０００個ものバイ
アホールを設ける事が要求されている。
角の一枚の印刷配線板に４０００〜５０００個ものバイ
アホールを設ける事が要求されている。
なお、バイアホールとは、スルーホールと同様に印刷配
線板にあげられた各層導体接続用の孔のことをさしてい
るが、このバイアホールは多層構造の印刷配線板におい
ては必ずしも全層を貫通せず、何層かずつを貫通するた
めに、スルーホールと称されず、バイアホールと称され
る。
線板にあげられた各層導体接続用の孔のことをさしてい
るが、このバイアホールは多層構造の印刷配線板におい
ては必ずしも全層を貫通せず、何層かずつを貫通するた
めに、スルーホールと称されず、バイアホールと称され
る。
従って、１枚（一層）の印刷配線板について考えれば、
スルーホールもバイアホールも同じものである。
スルーホールもバイアホールも同じものである。
ところで、最近の厚膜印刷技術によれば、厚み１５〜２
０μｍ、巾１００ μｍのＡｇ ｔ Ａｕ ｊ ＰｃＬ
Ｐｔ ９Ｗ９ＭＯｔＣｕ 等の金属材料及びこれらの
合金よりなる導体材料をＰＷＢ（印刷配線板）表裏に形
成することができる。
０μｍ、巾１００ μｍのＡｇ ｔ Ａｕ ｊ ＰｃＬ
Ｐｔ ９Ｗ９ＭＯｔＣｕ 等の金属材料及びこれらの
合金よりなる導体材料をＰＷＢ（印刷配線板）表裏に形
成することができる。
また、バイアホール作成技術としては、パンチ。
金型、レーザ加工等があり、その中では加工精度加工工
数等の面で金型が有利である。
数等の面で金型が有利である。
しかし、金型な用いる場合、あげることができる孔の直
径は現在の技術水準では２５０μｍ程度が限界であり、
上記厚膜印刷技術により形成し得る導体の巾が１００μ
ｍであるのに対し大きな差がある。
径は現在の技術水準では２５０μｍ程度が限界であり、
上記厚膜印刷技術により形成し得る導体の巾が１００μ
ｍであるのに対し大きな差がある。
そのため折角導体内を狭くできたメリットが生かされな
い。
い。
本発明は上述の問題を解決せんとするものであって、こ
の目的は、焼成前のグリーンシートに信号層回路を形成
する工程、次に所要の信号層回路上に小孔の設けられた
型板治具を重ね、該小孔に金属ボールを配置する工程、
その後該小孔の位置に突起を有する加圧プレスにより金
属ボールを押しグリーンシートに埋め込む工程よりなる
バイアホールの形成方法により達成される。
の目的は、焼成前のグリーンシートに信号層回路を形成
する工程、次に所要の信号層回路上に小孔の設けられた
型板治具を重ね、該小孔に金属ボールを配置する工程、
その後該小孔の位置に突起を有する加圧プレスにより金
属ボールを押しグリーンシートに埋め込む工程よりなる
バイアホールの形成方法により達成される。
ＰＷＢを製作する場合に用いられる素材の一つであるグ
リーンシートと呼ばれる軟らかな材料に対して、従来バ
イアホールの穿設作業とこのバイアホールに導体を埋設
する作業を別々に行っていたが、本発明ではこれを複合
工程として工数削減を図ると共に精度を高めたものであ
る。
リーンシートと呼ばれる軟らかな材料に対して、従来バ
イアホールの穿設作業とこのバイアホールに導体を埋設
する作業を別々に行っていたが、本発明ではこれを複合
工程として工数削減を図ると共に精度を高めたものであ
る。
なお、本発明に係るバイアホール形成工程を経たグリー
ンシートはその後所定の焼成温度（Ａｇ。
ンシートはその後所定の焼成温度（Ａｇ。
Ａｕ導体の場合約９００℃位）で熱処理して、素子の実
装が可能なＰＷＢとして完成される。
装が可能なＰＷＢとして完成される。
また、こ工で用いられるグリーンシートの材料としては
、アルミナ−ホウケイ酸ガラス系のガラス、セラミック
のほか、アルミナ、ムライト２マグネシア等のセラミッ
ク材料がある。
、アルミナ−ホウケイ酸ガラス系のガラス、セラミック
のほか、アルミナ、ムライト２マグネシア等のセラミッ
ク材料がある。
以下、図面を用いて本発明の１実施例について説明する
。
。
第１図はアルミナ−ホウケイ酸ガラス系のガラス・セラ
ミック・グリーンシート上にＡｕよりなる信号線回路（
導体層）を形成したものの断面図である。
ミック・グリーンシート上にＡｕよりなる信号線回路（
導体層）を形成したものの断面図である。
上記Ａｕ信号線回路形成は、グリーンシート上にマスク
を重ね、その上に金属ペーストを塗布し次いでマスクに
形成された孔に金属ペーストを充填し、しかる後マスク
を引き剥がす一連の工程からなる厚膜印刷によりなされ
、これによって厚み１５〜２０μｍ巾１００μ扉程度ま
での信号線回路が形成可能である。
を重ね、その上に金属ペーストを塗布し次いでマスクに
形成された孔に金属ペーストを充填し、しかる後マスク
を引き剥がす一連の工程からなる厚膜印刷によりなされ
、これによって厚み１５〜２０μｍ巾１００μ扉程度ま
での信号線回路が形成可能である。
第２図は第１図の信号線回路をプレス３により加圧して
グリーンシート内に埋め込んだ状態の断面図である。
グリーンシート内に埋め込んだ状態の断面図である。
この作業を行うことにより、金属ボール充填後のバイア
ホール信号層回路の断線を少なく出来ると共に、焼成後
のＰＷＢの表面が平滑となるので多数枚積層しても高精
度の製品製作が可能となる。
ホール信号層回路の断線を少なく出来ると共に、焼成後
のＰＷＢの表面が平滑となるので多数枚積層しても高精
度の製品製作が可能となる。
第３図は型板治具を用いて金属ボールを信号層回路上に
配置する工程を示す断面図である。
配置する工程を示す断面図である。
この工程では、第２図々示の工程を経たグリーンシート
の所要の信号層回路の上に型板治具４を重ね、型板治具
４に穿設されている小孔４ａの中に金属ボール５を載置
する。
の所要の信号層回路の上に型板治具４を重ね、型板治具
４に穿設されている小孔４ａの中に金属ボール５を載置
する。
上記金属ボール５の直径は１００μｍである。
この金属ボール５を現有技術で充分経済的に作ることが
可能である。
可能である。
又、型板治具４に例えばＭｏ板をエツチング加工して、
１０〜８ｃｒｒＬ角の平面上に４０００〜５０００個の
貫通孔を作ることは現有技術で充分可能である。
１０〜８ｃｒｒＬ角の平面上に４０００〜５０００個の
貫通孔を作ることは現有技術で充分可能である。
こうした金属ボール５の配置後、小孔４ａの位置に突起
を有する加圧プレス６によりこの金属ボール５を信号線
回路２を突貫けてグリーンシート１内に押込む。
を有する加圧プレス６によりこの金属ボール５を信号線
回路２を突貫けてグリーンシート１内に押込む。
すなわち、第４図はこのような押込工程を示す断面図で
ある。
ある。
このようにして、８〜１ＯｃＩｆｔ角の印刷配線基板に
、４０００〜５０００個のバイアホールを形成して、グ
リーンシートに埋込まれた信号線回路２゜２とバイアホ
ールに入って接続導体となった変形金属球５／とを１体
に接続する。
、４０００〜５０００個のバイアホールを形成して、グ
リーンシートに埋込まれた信号線回路２゜２とバイアホ
ールに入って接続導体となった変形金属球５／とを１体
に接続する。
以上述べた如く、本発明によれば従来工程でのバイアホ
ール形成、バイアホール仕上げ、信号線回路接続導体埋
設、接続、あと仕上げといった一連の作業に代って、型
板による金属球の配置、型押しという少ない工程で完了
し、作業の容易さと確実さが優れており、経済的にも又
工程短縮の上でも著しい効果を期待できる。
ール形成、バイアホール仕上げ、信号線回路接続導体埋
設、接続、あと仕上げといった一連の作業に代って、型
板による金属球の配置、型押しという少ない工程で完了
し、作業の容易さと確実さが優れており、経済的にも又
工程短縮の上でも著しい効果を期待できる。
また、従来２５０μ扉であったバイアホールの直径を１
００μｍとして精度の高いバイアホールを形成すること
が可能である。
００μｍとして精度の高いバイアホールを形成すること
が可能である。
第１図はグリーンシート上にＡｕ信号線回路を形成する
工程を示す断面図であり、第２図は第１図の信号線回路
をプレスにより加圧してグリーンシートに埋め込む工程
を示す断面図、第３図は型板治具を用いて金属ボールを
信号層回路上に配置する工程を示す断面図、第４図は第
３図の状態から押込み作業を行う工程を示す断面図であ
る。 図中、１はグリーンシートであり、２はＡｕ信号線回路
、３はプレス、４は型板治具、５は金属ボール、６は型
プレス、５は埋め込まれバイアホール内にてＡｕ信号層
回路と接続した変形金属球である。
工程を示す断面図であり、第２図は第１図の信号線回路
をプレスにより加圧してグリーンシートに埋め込む工程
を示す断面図、第３図は型板治具を用いて金属ボールを
信号層回路上に配置する工程を示す断面図、第４図は第
３図の状態から押込み作業を行う工程を示す断面図であ
る。 図中、１はグリーンシートであり、２はＡｕ信号線回路
、３はプレス、４は型板治具、５は金属ボール、６は型
プレス、５は埋め込まれバイアホール内にてＡｕ信号層
回路と接続した変形金属球である。
Claims (1)
- １ 焼成前のグリーンシートの両面に信号層回路を形成
する工程、次に所要の信号層回路上に小孔の設けられた
型板治具を重ね、該小孔に金属ボールを配置する工程、
その後該小孔の位置に突起を有する加圧プレスにより金
属ボールを押し、グリーンシートに埋め込みグリーンシ
ート両面の信号層回路間の電気的導通を図る工程よりな
ることを特徴とするバイアホールの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54119785A JPS5846200B2 (ja) | 1979-09-18 | 1979-09-18 | バイアホ−ルの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54119785A JPS5846200B2 (ja) | 1979-09-18 | 1979-09-18 | バイアホ−ルの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5643797A JPS5643797A (en) | 1981-04-22 |
| JPS5846200B2 true JPS5846200B2 (ja) | 1983-10-14 |
Family
ID=14770154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54119785A Expired JPS5846200B2 (ja) | 1979-09-18 | 1979-09-18 | バイアホ−ルの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5846200B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1284481A (en) * | 1969-01-13 | 1972-08-09 | Bunker Ramo | Connector plate for interconnecting adjacent surfaces of laminar circuits and method of making |
| JPS49121172A (ja) * | 1973-03-28 | 1974-11-19 | ||
| JPS49121967A (ja) * | 1973-03-31 | 1974-11-21 |
-
1979
- 1979-09-18 JP JP54119785A patent/JPS5846200B2/ja not_active Expired
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1284481A (en) * | 1969-01-13 | 1972-08-09 | Bunker Ramo | Connector plate for interconnecting adjacent surfaces of laminar circuits and method of making |
| JPS49121172A (ja) * | 1973-03-28 | 1974-11-19 | ||
| JPS49121967A (ja) * | 1973-03-31 | 1974-11-21 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5643797A (en) | 1981-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4799983A (en) | Multilayer ceramic substrate and process for forming therefor | |
| JPH0150119B2 (ja) | ||
| JPH04263486A (ja) | 焼結導体配線基板とその製造方法 | |
| JPS5846200B2 (ja) | バイアホ−ルの形成方法 | |
| JPS5841800B2 (ja) | セラミック多層基板の形成方法 | |
| JPS5843917B2 (ja) | バイアホ−ルの形成方法 | |
| JPS6252999A (ja) | セラミツク製回路基板の貫通導体路の形成法およびそれを積層した多層回路基板の製造方法 | |
| JP2749685B2 (ja) | 回路基板の製造方法 | |
| JPS5812758B2 (ja) | バイアホ−ルの形成方法 | |
| JP2002076628A (ja) | ガラスセラミック基板の製造方法 | |
| JP2000133943A (ja) | 多層基板の製造方法 | |
| JPH09283654A (ja) | ガラスセラミック基板とその製造方法 | |
| JP4501227B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPS59147486A (ja) | グリ−ンシ−トの穴充填法 | |
| JPS5832797B2 (ja) | バイアホ−ルの形成方法 | |
| JPS6353720B2 (ja) | ||
| JPS58197796A (ja) | セラミツク基板の製造方法 | |
| JPS5824036B2 (ja) | バイアホ−ルの形成方法 | |
| JPH0471707B2 (ja) | ||
| JPS6362120B2 (ja) | ||
| JPS63291498A (ja) | 多層配線回路板の製造方法 | |
| JPH0410753B2 (ja) | ||
| JPS6244840B2 (ja) | ||
| JPH0758456A (ja) | セラミック回路基板の製造方法 | |
| JPS6049588B2 (ja) | セラミック多層プリント板の製造方法 |