JPS5828857A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5828857A JPS5828857A JP56125249A JP12524981A JPS5828857A JP S5828857 A JPS5828857 A JP S5828857A JP 56125249 A JP56125249 A JP 56125249A JP 12524981 A JP12524981 A JP 12524981A JP S5828857 A JPS5828857 A JP S5828857A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- etched
- mask
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 9
- 238000000605 extraction Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 238000007747 plating Methods 0.000 abstract description 6
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 230000003139 buffering effect Effects 0.000 abstract description 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は配線層上に突起電極を有する半導体装置に関す
る。
る。
従来、半導体装置の外部取り出し用突起′屯極はバンプ
と呼ばれ、多層膜構造になっている。この突起′ａ甑を
形成するにあたり、必要な条件？：↓半導体の配線層の
ＡＪパッドと突起電極最上層のＡ．ｕとの相互拡散を防
ぎ、Ｍパソドとの接着力が十分であり、接触抵抗が小さ
いことである。この為、従来より突起電極主体（Ａｕ）
とＭとの間に例えばＴｌ／Ｎｉ／Ｐｄから成るバリア層
を設ける事が行なわれていた。
と呼ばれ、多層膜構造になっている。この突起′ａ甑を
形成するにあたり、必要な条件？：↓半導体の配線層の
ＡＪパッドと突起電極最上層のＡ．ｕとの相互拡散を防
ぎ、Ｍパソドとの接着力が十分であり、接触抵抗が小さ
いことである。この為、従来より突起電極主体（Ａｕ）
とＭとの間に例えばＴｌ／Ｎｉ／Ｐｄから成るバリア層
を設ける事が行なわれていた。
しかし、従来の構造では突起電極が多層膜構造を持つた
めに多層膜形成による内部応力により歪を生じ、突起電
極下の絶縁膜にひび割れが生じて水の浸透により絶縁膜
下の配線層が腐食されるために、信頼性が著しく損なわ
れる。１−たがって、−上記突起電極よりもさらに信頼
性の優れた新しい突起電極構造及び電極材料の開発が望
まれていた。
めに多層膜形成による内部応力により歪を生じ、突起電
極下の絶縁膜にひび割れが生じて水の浸透により絶縁膜
下の配線層が腐食されるために、信頼性が著しく損なわ
れる。１−たがって、−上記突起電極よりもさらに信頼
性の優れた新しい突起電極構造及び電極材料の開発が望
まれていた。
本発明は上記事情に鑑みなされたものであり、半導体装
置の外部取り出し用突起電極の構造として歪緩衝層、バ
リア層、突起電極主体を設け、突起電極が多層膜構造を
持つために生じる内部応力を歪緩衝層で緩和させ、さら
にメッキ歪フィルムキャリアリードのボンディング時の
歪を歪緩衝層で緩和させることにより絶縁膜のひび割れ
を防止１〜、信頼性を向上させたものである。
置の外部取り出し用突起電極の構造として歪緩衝層、バ
リア層、突起電極主体を設け、突起電極が多層膜構造を
持つために生じる内部応力を歪緩衝層で緩和させ、さら
にメッキ歪フィルムキャリアリードのボンディング時の
歪を歪緩衝層で緩和させることにより絶縁膜のひび割れ
を防止１〜、信頼性を向上させたものである。
まず、シリコンウェハ１の主面に熱酸化によりシリコン
酸化膜２を成長させる。更にシリコン酸化膜２のＦＫＭ
を堆積さ少、写真蝕刻法によりＡｅ配線層３を形成１〜
る。絶縁膜とｌ−でリン珪化ガラス膜（ＰＳＧ膜）４を
ＣＶＤ法により准′！＊させた陵写真蝕刻法によりコン
タクトホール５を設ける。
酸化膜２を成長させる。更にシリコン酸化膜２のＦＫＭ
を堆積さ少、写真蝕刻法によりＡｅ配線層３を形成１〜
る。絶縁膜とｌ−でリン珪化ガラス膜（ＰＳＧ膜）４を
ＣＶＤ法により准′！＊させた陵写真蝕刻法によりコン
タクトホール５を設ける。
（第１１閑）。次に第２図に示すように：１ンタクトホ
ール５を設けたＰＳＧ膜に歪緩衝層と１ノｒＡｄ６、バ
リア層としてＩ’ｉ ７ 、Ｎｉ８．Ｐｔ日）を連続的
に堆積する。３８０°Ｃで・１０分間の熱処理を施１．
／こ後に第３図に示すようにレジスト１０を塗布し、写
真蝕刻法により前記フンタクトホール５に対しｔ；する
部分に開孔部１１を設ける。次いで第４図に示−１よう
にレジスト】０をメッキマスクとし、Ｐｄ１６Ｉ ９
、 Ｎ１層８、ＴＩ層７、Ａ１層６、を） ｙ キ’
ａｌ極としてＡ’メッキ１２を施す。Ａｕメッキの後、
レジスト】０を除去１２、メッキされたＡｕ １２をマ
スクと１−てＰｄ ｌｄ ９、Ｎ１層８、のエツチング
を行い１次にｐｄ ＋−９、Ｎｉ層８をマスクとしてＴ
ｉ ｒ＊ ７のエツチングを行い、酸１麦にＴＩ層７を
マスクとしてｌＬ１層のエツチングを行い第５図に示す
ような突起、Ｌ極を形成Ｊ−る。
ール５を設けたＰＳＧ膜に歪緩衝層と１ノｒＡｄ６、バ
リア層としてＩ’ｉ ７ 、Ｎｉ８．Ｐｔ日）を連続的
に堆積する。３８０°Ｃで・１０分間の熱処理を施１．
／こ後に第３図に示すようにレジスト１０を塗布し、写
真蝕刻法により前記フンタクトホール５に対しｔ；する
部分に開孔部１１を設ける。次いで第４図に示−１よう
にレジスト】０をメッキマスクとし、Ｐｄ１６Ｉ ９
、 Ｎ１層８、ＴＩ層７、Ａ１層６、を） ｙ キ’
ａｌ極としてＡ’メッキ１２を施す。Ａｕメッキの後、
レジスト】０を除去１２、メッキされたＡｕ １２をマ
スクと１−てＰｄ ｌｄ ９、Ｎ１層８、のエツチング
を行い１次にｐｄ ＋−９、Ｎｉ層８をマスクとしてＴ
ｉ ｒ＊ ７のエツチングを行い、酸１麦にＴＩ層７を
マスクとしてｌＬ１層のエツチングを行い第５図に示す
ような突起、Ｌ極を形成Ｊ−る。
以北の構造をもつ突起電極の特徴は、ＰＳＧ膜にひび割
れを生じさせる原因と、ケっでいる多、層膜中の残留応
力を非常に低減させるへにある。
れを生じさせる原因と、ケっでいる多、層膜中の残留応
力を非常に低減させるへにある。
Ｔｉ （１０００＾）ハ１（９０００杓／Ｐｄ （１ｏ
ｏｏス）の場合には残留応力が膜堆積直後では５．８
Ｘ １０９ｄ！／ｎＡ７ｄ、４００’０・１０り・間の
熱処理後で５．８ Ｘ １０９ｄｙｎ／ｃ！であるのに
対し、Ａｇ （５０００ｉ ）／Ｔｉ （１０００ｋ）
／Ｎｌ （９０００＾）／Ｐｄ（１００ＯＸ）では残留
応力がそれぞれ４．ＯＸ １０” ｄｙｎ／ＣｒＡ、５
．２Ｘ１０９ｄｙｎ／べと誠」２［−でいる。さらに歪
緩衝層の材料としテＡｌ、Ａｌ −８ｉ 、Ａｅ−Ｃｕ
、Ａｄ−８１−Ｃｕを用いることにより、バリア層であ
る］１１７をマスクとして、ＡノあるいはＡ、１ｌ−８
＋、Ａｆｆｌ Ｃｕ、Ａｉｌ’ Ｓ＋ Ｃｕをエ
ツチング加工でき、突起′目１極の製造過程が複雑にな
らずに層膜１隼の向−ヒを１１することかできる点にあ
る。
ｏｏス）の場合には残留応力が膜堆積直後では５．８
Ｘ １０９ｄ！／ｎＡ７ｄ、４００’０・１０り・間の
熱処理後で５．８ Ｘ １０９ｄｙｎ／ｃ！であるのに
対し、Ａｇ （５０００ｉ ）／Ｔｉ （１０００ｋ）
／Ｎｌ （９０００＾）／Ｐｄ（１００ＯＸ）では残留
応力がそれぞれ４．ＯＸ １０” ｄｙｎ／ＣｒＡ、５
．２Ｘ１０９ｄｙｎ／べと誠」２［−でいる。さらに歪
緩衝層の材料としテＡｌ、Ａｌ −８ｉ 、Ａｅ−Ｃｕ
、Ａｄ−８１−Ｃｕを用いることにより、バリア層であ
る］１１７をマスクとして、ＡノあるいはＡ、１ｌ−８
＋、Ａｆｆｌ Ｃｕ、Ａｉｌ’ Ｓ＋ Ｃｕをエ
ツチング加工でき、突起′目１極の製造過程が複雑にな
らずに層膜１隼の向−ヒを１１することかできる点にあ
る。
第１図、ｓ（ｒ、 ２図、第３図、第４図及び第５図は
半導体疾直の突起′重音の製造工程を示す断面図である
。 ｌシ１において、 １・・シリコン基板、 ２・・シリコン酸化膜、：ｓ
Ａｅ配線、 ４・・ＰＳＧ膜（パッシベーション膜
）、５ 二１ノタクトホール、 ６・・・歪緩衝層（
Ａｆｆｌｌり、７ バリー７１７轡＜ Ｌｉｔ ｒ層）
、 ８ バリア層（Ｎｉ層）、９・・バリア” ｒｄ
（Ｌ’ｄ ｊｄ ）、 ＩＯ・ｖ シＸ ＋−１１１
し／ストｌ’ｊ’ｌ−化部、 １２・突起（ｉｉ ＋＃ ４ｌ体（Ａｕ層）。 代理人 弁理士 則 近 憲 佑 （ｔコか１名）
半導体疾直の突起′重音の製造工程を示す断面図である
。 ｌシ１において、 １・・シリコン基板、 ２・・シリコン酸化膜、：ｓ
Ａｅ配線、 ４・・ＰＳＧ膜（パッシベーション膜
）、５ 二１ノタクトホール、 ６・・・歪緩衝層（
Ａｆｆｌｌり、７ バリー７１７轡＜ Ｌｉｔ ｒ層）
、 ８ バリア層（Ｎｉ層）、９・・バリア” ｒｄ
（Ｌ’ｄ ｊｄ ）、 ＩＯ・ｖ シＸ ＋−１１１
し／ストｌ’ｊ’ｌ−化部、 １２・突起（ｉｉ ＋＃ ４ｌ体（Ａｕ層）。 代理人 弁理士 則 近 憲 佑 （ｔコか１名）
Claims (2)
- （１）半導体装置の外部取り出し用突起電極が、半導体
装置の配線層上に歪緩衝層、バリア層、突起電極主体か
らなる構造を有することを特徴とする半導体装置。 - （２）半導体装置の外部取り出し用突起電極の歪緩衝層
の材料とし−（Ａ７．ＡノーＳ ｉ 、Ａｌ−Ｃｕ又は
Ａｅ−８ｉ −Ｃｕを用いることを特徴とする特許 第１項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125249A JPS5828857A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56125249A JPS5828857A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5828857A true JPS5828857A (ja) | 1983-02-19 |
Family
ID=14905448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56125249A Pending JPS5828857A (ja) | 1981-08-12 | 1981-08-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5828857A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218546A (ja) * | 1985-01-11 | 1986-09-29 | ユニオン、カ−バイド、コ−ポレ−シヨン | 改良ヒドロホルミル化法 |
| US5136363A (en) * | 1987-10-21 | 1992-08-04 | Kabushiki Kaisha Toshiba | Semiconductor device with bump electrode |
-
1981
- 1981-08-12 JP JP56125249A patent/JPS5828857A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61218546A (ja) * | 1985-01-11 | 1986-09-29 | ユニオン、カ−バイド、コ−ポレ−シヨン | 改良ヒドロホルミル化法 |
| US5136363A (en) * | 1987-10-21 | 1992-08-04 | Kabushiki Kaisha Toshiba | Semiconductor device with bump electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| JP2017157851A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5828857A (ja) | 半導体装置 | |
| JPH0555228A (ja) | 半導体装置 | |
| JPH06224200A (ja) | 集積半導体デバイスおよび集積半導体デバイス上にバンプ構造を形成する方法 | |
| JPH02253628A (ja) | 半導体装置の製造方法 | |
| JP4231580B2 (ja) | 半導体装置 | |
| JP3506686B2 (ja) | 半導体装置の製造方法 | |
| US20200273716A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JPS58219741A (ja) | 半導体装置 | |
| JPS6218060A (ja) | 半導体装置 | |
| JPS63224344A (ja) | 半導体装置の製造方法 | |
| JPH0492432A (ja) | 半導体装置 | |
| JP4800529B2 (ja) | パターン形成方法 | |
| JPS60170246A (ja) | 半導体装置及びその製造方法 | |
| JPS5937576B2 (ja) | 半導体装置 | |
| JP2773775B2 (ja) | 半導体装置 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 | |
| JPH0637139A (ja) | 半導体装置の製造方法 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JPS61251152A (ja) | バンプ形成方法 | |
| JPS61256776A (ja) | 磁電変換素子 | |
| JPS5965476A (ja) | 半導体装置 | |
| JPH04174522A (ja) | 半導体装置のバンプ形成メッキの製造方法 | |
| JPS598358A (ja) | 半導体装置およびこの製造方法 |