JPS598358A - 半導体装置およびこの製造方法 - Google Patents
半導体装置およびこの製造方法Info
- Publication number
- JPS598358A JPS598358A JP57116576A JP11657682A JPS598358A JP S598358 A JPS598358 A JP S598358A JP 57116576 A JP57116576 A JP 57116576A JP 11657682 A JP11657682 A JP 11657682A JP S598358 A JPS598358 A JP S598358A
- Authority
- JP
- Japan
- Prior art keywords
- layer metal
- metal
- barrier layer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置およびこの製造方法に関し、特に
該半導体装置の外部取υ出し用突出電極およびこの形成
方法の改良に関する。
該半導体装置の外部取υ出し用突出電極およびこの形成
方法の改良に関する。
〔発明の技術的背景およびその問題点〕ところで、この
突出電極を形成するにあたって必要な条件は、半導体の
配線層のアルミニウム(ht )パッドとパンゾ主体で
ある電極最上層の金(Au)との相互拡散を防ぐととも
に、これらアルミニウムパッドと金との接着力全十分と
し、かっこの接触抵抗をも小さくすることである。これ
らの条件を満たすために、通常はこれらアルミニウムパ
ッドと金との間に接着層および′バリア層を設けて突出
電極を構成している。
突出電極を形成するにあたって必要な条件は、半導体の
配線層のアルミニウム(ht )パッドとパンゾ主体で
ある電極最上層の金(Au)との相互拡散を防ぐととも
に、これらアルミニウムパッドと金との接着力全十分と
し、かっこの接触抵抗をも小さくすることである。これ
らの条件を満たすために、通常はこれらアルミニウムパ
ッドと金との間に接着層および′バリア層を設けて突出
電極を構成している。
第1図に従来の外部取シ出し用突出電極構造の一例を示
す。
す。
同第1図において、1はシリコンウェハで・あり、2は
シリコン酸化膜(sio□膜)である。ウエノ司上の各
素子はアルミニウム(ht )を主成分とした配線によ
ってポンディング電極部3と接続されておシ、この電極
部3によって外部との電気的接続が外される。また上記
各素子および配線は゛リンガラスあるいはポリイミド等
の絶縁膜4によシ覆われ保護されている。さらに第1図
において、5および7,8は前記接着層およびバリア層
であり、それぞれアルミニウム(AZ)からなる上記ポ
ンディング電極部3と金(Au)からなるバンプ主体1
0との相互拡散によりこれらの結合強度が似下しないよ
うに施された金属薄膜層である。通常はクロム(Cr)
/fliil(Cu) /金(Au)、またはチタン(
TI)/二yケル(Ni)/金(Au)といった多層金
属薄膜構造となっている。ウェハ1の全面に形成された
これら多層金属薄膜層5,7および8は上記バンプ主体
1oが金メッキにより所定形状に形成された後に該バン
プ主体1oをエツチングマスクとして不要部分が除去さ
れる。
シリコン酸化膜(sio□膜)である。ウエノ司上の各
素子はアルミニウム(ht )を主成分とした配線によ
ってポンディング電極部3と接続されておシ、この電極
部3によって外部との電気的接続が外される。また上記
各素子および配線は゛リンガラスあるいはポリイミド等
の絶縁膜4によシ覆われ保護されている。さらに第1図
において、5および7,8は前記接着層およびバリア層
であり、それぞれアルミニウム(AZ)からなる上記ポ
ンディング電極部3と金(Au)からなるバンプ主体1
0との相互拡散によりこれらの結合強度が似下しないよ
うに施された金属薄膜層である。通常はクロム(Cr)
/fliil(Cu) /金(Au)、またはチタン(
TI)/二yケル(Ni)/金(Au)といった多層金
属薄膜構造となっている。ウェハ1の全面に形成された
これら多層金属薄膜層5,7および8は上記バンプ主体
1oが金メッキにより所定形状に形成された後に該バン
プ主体1oをエツチングマスクとして不要部分が除去さ
れる。
さて、突出電極をこのような構造とすることによシ前述
したこの形成に必要な条件を満足することはできるが、
ここに1つ問題を生じることにもなった。すなわち、上
記多層金属薄膜層5および7.8が形成される際の内部
応力にょシ歪が生じ、該突出電極下の絶縁膜4にひび割
れ(クラック)を生じることがあるということである。
したこの形成に必要な条件を満足することはできるが、
ここに1つ問題を生じることにもなった。すなわち、上
記多層金属薄膜層5および7.8が形成される際の内部
応力にょシ歪が生じ、該突出電極下の絶縁膜4にひび割
れ(クラック)を生じることがあるということである。
このようにひひ割れを生じた場合、例えば水の浸透にょ
シ上記絶縁膜4下のアノ1ミニウム配線が腐食されたシ
して半導体装置自体の信頼性が著しく損なわれる。
シ上記絶縁膜4下のアノ1ミニウム配線が腐食されたシ
して半導体装置自体の信頼性が著しく損なわれる。
この発明は上記実情に鑑みてなされたものであり、上述
した絶縁膜のひび割れが生じないように突出電Vji、
全形成して信頼性ケ大幅に向上する半導体装置およびこ
の製造方法を提供することを目的とする。
した絶縁膜のひび割れが生じないように突出電Vji、
全形成して信頼性ケ大幅に向上する半導体装置およびこ
の製造方法を提供することを目的とする。
すなわちこの発明は、前記多層金属薄膜構造とする接着
層とバリア層との間に該バリア層に用いられる金属よυ
も圧縮率が小さく、かつ線膨・張車の小さい金属からな
る歪保護層を設けてせん断応力を緩和させるようにした
もので、例えばポンディング電極部に接着層金属と上記
歪保護層金属とバリア層金属とを順次堆積してこの上面
にバンプ主体とする金属を所定形状にメッキした後上記
堆和した4斧后贋金属および盃保@層金属およびバリア
層金属ヲエッチングして所定形状の突出電極を形成する
。これにより、上記ビンディング電極周囲に施される絶
縁膜のひび割れを防止して良好に上記目的全達成するこ
とができる。
層とバリア層との間に該バリア層に用いられる金属よυ
も圧縮率が小さく、かつ線膨・張車の小さい金属からな
る歪保護層を設けてせん断応力を緩和させるようにした
もので、例えばポンディング電極部に接着層金属と上記
歪保護層金属とバリア層金属とを順次堆積してこの上面
にバンプ主体とする金属を所定形状にメッキした後上記
堆和した4斧后贋金属および盃保@層金属およびバリア
層金属ヲエッチングして所定形状の突出電極を形成する
。これにより、上記ビンディング電極周囲に施される絶
縁膜のひび割れを防止して良好に上記目的全達成するこ
とができる。
以下、この発明にかかる半導体装置およびこの製造方法
全添附図面に示す実施例にしたがって詳細に説明する。
全添附図面に示す実施例にしたがって詳細に説明する。
はじめに、第2図に示す工程図を参照してこの発明にか
かる半導体装置の製造方法を説明する。
かる半導体装置の製造方法を説明する。
ただし第2図において、先の第1図に示しだ材料と同等
の機能を有する材料については同一の番号を付して示し
ている。
の機能を有する材料については同一の番号を付して示し
ている。
まず第2図(a)に示すように、シリコンウェハ1の主
面に熱酸化によってシリコン酸化膜(sio2膜)2を
成長させ、この後さらに該シリコン酸化膜2の上にアル
ミニウム(At)’を堆積させて例えば写真蝕刻法によ
シアルミニウム配線層すなわちボンディング電枠部3を
形成する。次に、絶縁層4として例えはリン珪化ガラス
膜(PSG膜)全CVD法によシ堆積させた稜例えば写
真蝕刻法にょシ上記ボンディング電極部3に通ずるよう
コンタクトホールを設け、この上面から例えば接着層5
としてチタン(Tl)、歪保護層6としてモリブデン(
Mo)、またバリア層7および8としてそれぞれニッケ
ル(Nj)およびパラジウム(Pd)k連続的に堆積す
る。なおこの堆積に関しては2001:程度の温度で蒸
着を行なうのが最適である。次にこれら全体を例えば3
80℃で40分間程度熱処理した後、第2図(b)に示
すようにレジスト9を塗布し、例えば写真蝕刻法によシ
上記絶縁膜4に設けたコンタクトホールに対応するよう
開孔部を設ける。さらにこの後上記レジスト9をメッキ
″マスクとし、また上記接着層5、歪保護層6、および
バリア層7,8をメッキ電、極として第2図(c)に示
すようなバンプ主体10とする金(Au)メッキ金施す
。そして最後にレジスト9を除去し、上記メッキした金
バンプ主体10をマスクとして上記接着層5としてのチ
タン層、歪保護層6としてのモリブデン層、バリア層7
および8としてのニッケル層およびパラジウム層のエツ
チングを行なうことによシ同第2図(c)に示すような
所定形状の突出電極を形成する。
面に熱酸化によってシリコン酸化膜(sio2膜)2を
成長させ、この後さらに該シリコン酸化膜2の上にアル
ミニウム(At)’を堆積させて例えば写真蝕刻法によ
シアルミニウム配線層すなわちボンディング電枠部3を
形成する。次に、絶縁層4として例えはリン珪化ガラス
膜(PSG膜)全CVD法によシ堆積させた稜例えば写
真蝕刻法にょシ上記ボンディング電極部3に通ずるよう
コンタクトホールを設け、この上面から例えば接着層5
としてチタン(Tl)、歪保護層6としてモリブデン(
Mo)、またバリア層7および8としてそれぞれニッケ
ル(Nj)およびパラジウム(Pd)k連続的に堆積す
る。なおこの堆積に関しては2001:程度の温度で蒸
着を行なうのが最適である。次にこれら全体を例えば3
80℃で40分間程度熱処理した後、第2図(b)に示
すようにレジスト9を塗布し、例えば写真蝕刻法によシ
上記絶縁膜4に設けたコンタクトホールに対応するよう
開孔部を設ける。さらにこの後上記レジスト9をメッキ
″マスクとし、また上記接着層5、歪保護層6、および
バリア層7,8をメッキ電、極として第2図(c)に示
すようなバンプ主体10とする金(Au)メッキ金施す
。そして最後にレジスト9を除去し、上記メッキした金
バンプ主体10をマスクとして上記接着層5としてのチ
タン層、歪保護層6としてのモリブデン層、バリア層7
および8としてのニッケル層およびパラジウム層のエツ
チングを行なうことによシ同第2図(c)に示すような
所定形状の突出電極を形成する。
さて、突出′電極をこのような構造としたことにより、
従来の半導体装置において発生した絶縁膜4のひび割れ
を有効に防ぐことができる。すなわち、上記絶縁膜4の
ひひ割れはバリアN7および8tエツチングすることに
よυ該バリア層7および8中の残留応力が突出電極端に
集中して発生することに起因するものであることから、
これらバリア層7および8のうちのバリア層7ヒ接着層
5との間に上述しだ盃保護層6を設けたことによシ上記
絶縁膜4に対する上記バリア層7および8中の残留応力
の影響を緩和することができる。これにより絶縁膜4の
ひび割れは回避される。したがってこの条件として、上
記歪保睦層6に用いられる金属は少なくとも上記バリア
層7に用いられる金属よシも圧縮率および線膨張率の小
さな金属でなくてはならない。ここに上記実施例で歪保
護層6に用いたモリブデン(Mo)は圧縮率が3.66
X10 cm/kg、線膨張率が5.5X](l
deg 、また比抵抗が5.2 X 1 (1−6
Ω・crn(0℃)であるのに対し、バリア層7に用い
たニッケル(Nl)は圧縮率が5、38 X ] 0
’ cm’A9 、線膨張率が1.27 X 10−”
deg−’まだ比抵抗が6.9 X 10 Ω・α
(o℃)となっており、上記条件を十分に満たしている
。勿論、上記条件’T X’4たし得る金属の糾合ぜて
あれば他のいかなる金属を用いてもよい。
従来の半導体装置において発生した絶縁膜4のひび割れ
を有効に防ぐことができる。すなわち、上記絶縁膜4の
ひひ割れはバリアN7および8tエツチングすることに
よυ該バリア層7および8中の残留応力が突出電極端に
集中して発生することに起因するものであることから、
これらバリア層7および8のうちのバリア層7ヒ接着層
5との間に上述しだ盃保護層6を設けたことによシ上記
絶縁膜4に対する上記バリア層7および8中の残留応力
の影響を緩和することができる。これにより絶縁膜4の
ひび割れは回避される。したがってこの条件として、上
記歪保睦層6に用いられる金属は少なくとも上記バリア
層7に用いられる金属よシも圧縮率および線膨張率の小
さな金属でなくてはならない。ここに上記実施例で歪保
護層6に用いたモリブデン(Mo)は圧縮率が3.66
X10 cm/kg、線膨張率が5.5X](l
deg 、また比抵抗が5.2 X 1 (1−6
Ω・crn(0℃)であるのに対し、バリア層7に用い
たニッケル(Nl)は圧縮率が5、38 X ] 0
’ cm’A9 、線膨張率が1.27 X 10−”
deg−’まだ比抵抗が6.9 X 10 Ω・α
(o℃)となっており、上記条件を十分に満たしている
。勿論、上記条件’T X’4たし得る金属の糾合ぜて
あれば他のいかなる金属を用いてもよい。
なお、上述した製造方法は最適と考えられる一例を示し
たものにすぎず、結果としてバリア層金属よシも圧縮率
が小さく、かつ線膨張率の小さい金属からなる歪保詣層
金属が接着層金属と上記バリア層金属との間に設けられ
る方法であれは他のいかなる方法を採用してもよい。こ
のように構成された半導体装置における歪応力の影響の
度合はウェハの反!In測定することによシマクロに観
測することができる。この観測結果を第3図および第4
図に示す。
たものにすぎず、結果としてバリア層金属よシも圧縮率
が小さく、かつ線膨張率の小さい金属からなる歪保詣層
金属が接着層金属と上記バリア層金属との間に設けられ
る方法であれは他のいかなる方法を採用してもよい。こ
のように構成された半導体装置における歪応力の影響の
度合はウェハの反!In測定することによシマクロに観
測することができる。この観測結果を第3図および第4
図に示す。
すなわち、従来の半導体装置の構造に基づき多層金属前
膜層の接着層5およびバリア層7,8がそれぞれチタン
(100OX、)’/ニッケル(9000X)/”ラジ
ウム(1000X)のものを用いてウェハの反り全測定
した場合は、第3図に示すように温度の上昇と共にウェ
ハの反りが減少して行くが、300℃以上になると逆に
反りが増え始め、370℃以上で急激に反りが減少した
。また降温時には400℃から室温まで徐々に反りが増
加し7ている。このように従来の半導体装わに基づく構
造においては上記バリア層7,8の歪応力による影響が
大きかった。これに対し、この発明にかかる半導体装置
の一例として多層金属薄膜層の接着層5および歪保饅層
6およびバリア層7,8がそれぞれチタン(1000久
)/モリブデン(3000X)/ニッケル(6000X
)/パラジウム(1000X)のものを用いて同じよ
うにウェハの反シヲ測定した場合には、第4図に示すよ
うに温度上昇に伴ってウェハの反りが減少するものの、
該反りの変化量が小さくかつ昇温以前のウェハの反シ量
と降温度のウェハの反υ量とにはほとんど差を生じない
。すなわち、半導体装置の突出電極をこの発明にかかる
構造としたことによって上記バリア層7.8の歪応力に
よる影響がほとんど回避されたことになる。
膜層の接着層5およびバリア層7,8がそれぞれチタン
(100OX、)’/ニッケル(9000X)/”ラジ
ウム(1000X)のものを用いてウェハの反り全測定
した場合は、第3図に示すように温度の上昇と共にウェ
ハの反りが減少して行くが、300℃以上になると逆に
反りが増え始め、370℃以上で急激に反りが減少した
。また降温時には400℃から室温まで徐々に反りが増
加し7ている。このように従来の半導体装わに基づく構
造においては上記バリア層7,8の歪応力による影響が
大きかった。これに対し、この発明にかかる半導体装置
の一例として多層金属薄膜層の接着層5および歪保饅層
6およびバリア層7,8がそれぞれチタン(1000久
)/モリブデン(3000X)/ニッケル(6000X
)/パラジウム(1000X)のものを用いて同じよ
うにウェハの反シヲ測定した場合には、第4図に示すよ
うに温度上昇に伴ってウェハの反りが減少するものの、
該反りの変化量が小さくかつ昇温以前のウェハの反シ量
と降温度のウェハの反υ量とにはほとんど差を生じない
。すなわち、半導体装置の突出電極をこの発明にかかる
構造としたことによって上記バリア層7.8の歪応力に
よる影響がほとんど回避されたことになる。
以上説、明したよりに、この発明にかかる半導体装置゛
およびこの製造方法によれば、絶縁膜のひび割れを防い
で絶縁膜下の配線の腐食を防止するとともに、I、 L
llf変化に対するウェハの状態保守を非常に安定した
ものとすることができ、この信、頼性を著しく向上する
。また、これによって製造時における歩留シが向上する
ことから大幅なコストダウンにもつながる。
およびこの製造方法によれば、絶縁膜のひび割れを防い
で絶縁膜下の配線の腐食を防止するとともに、I、 L
llf変化に対するウェハの状態保守を非常に安定した
ものとすることができ、この信、頼性を著しく向上する
。また、これによって製造時における歩留シが向上する
ことから大幅なコストダウンにもつながる。
第1図は従来の半導体装置の突出電極部分の構造例を示
す断面図、第2図はこの発明にかかる半導体装置の製造
方法の一例を示す工程図であるとともにこの発明にかか
る半導体装置の突出電極部分の構造を示す断面図、第3
図は従来の半導体装置の昇温および降温過程でのウェハ
の反シの状態を示す特性図、第4図はこの発明にかかる
半導体装置の昇温および降温過程でのウェハの反シの状
態を示す特性図である。 】・・・シリコンウェハ、2・・・酸化シリコン膜、3
・・・ボンディング電極、4・・・絶縁膜、5・・・接
着層、6・・・歪保護層、7,8・・・バリア層、9・
・・レジスト、10・・・バンゾ主体。 第1図 第2図 第3図 第4図 )航、良
す断面図、第2図はこの発明にかかる半導体装置の製造
方法の一例を示す工程図であるとともにこの発明にかか
る半導体装置の突出電極部分の構造を示す断面図、第3
図は従来の半導体装置の昇温および降温過程でのウェハ
の反シの状態を示す特性図、第4図はこの発明にかかる
半導体装置の昇温および降温過程でのウェハの反シの状
態を示す特性図である。 】・・・シリコンウェハ、2・・・酸化シリコン膜、3
・・・ボンディング電極、4・・・絶縁膜、5・・・接
着層、6・・・歪保護層、7,8・・・バリア層、9・
・・レジスト、10・・・バンゾ主体。 第1図 第2図 第3図 第4図 )航、良
Claims (3)
- (1) d?ビンィング電極部と突出電極主体との間
に接着層金属とバリア層金属とt具えて外部′取シ出し
用突出weを構成する半導体装置において、前記バリア
層金属よシも圧縮率が小さく、がっ線膨張率の小さい金
属からなる歪保護層金属を前記接着層金属と前記バリア
層金属との間に設けたことを特徴とする半導体装置。 - (2)前記バリア層金属に二、ケルを、また前記歪保論
層金属にモリブデンを用いた特許請求の範囲第(1)項
記載の半導体装置。 - (3) シリコンウェハの酸化膜上に形成したビンデ
ィングN極部に接着層金属とバリア層金属とを順次堆積
した後この上面に突出電極主体とする金属を所定形状に
メッキし、さらにこの後少なくとも前記接着層金属と前
記バリア層金属とをエツチングして所定形状の外部取シ
出し用突出電極を形成する半導体装置の製造方法におい
て、前記接着層金属に前記バリア層金属を堆積するに先
立って前記バリア層金属よシも圧縮率が小さく、がっ線
膨張率の小さい金属からなる歪保護層金属を堆積するよ
うにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57116576A JPS598358A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置およびこの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57116576A JPS598358A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置およびこの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS598358A true JPS598358A (ja) | 1984-01-17 |
Family
ID=14690530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57116576A Pending JPS598358A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置およびこの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS598358A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0420567U (ja) * | 1990-06-08 | 1992-02-20 | ||
JP2008220826A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
JP2008220827A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5287978A (en) * | 1976-01-19 | 1977-07-22 | Hitachi Ltd | Bump electrode forming method in semiconductor device |
JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-07-05 JP JP57116576A patent/JPS598358A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5287978A (en) * | 1976-01-19 | 1977-07-22 | Hitachi Ltd | Bump electrode forming method in semiconductor device |
JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0420567U (ja) * | 1990-06-08 | 1992-02-20 | ||
JP2008220826A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
JP2008220827A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5734200A (en) | Polycide bonding pad structure | |
DE3880402T2 (de) | Metallbeschichtungsstruktur fuer keramische materialien aus aluminiumnitrid und verfahren zu ihrer herstellung. | |
JPH0394450A (ja) | 半導体装置の配線構造 | |
US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
JPH05347272A (ja) | 半導体装置の製造方法 | |
US4096510A (en) | Thermal printing head | |
US4112196A (en) | Beam lead arrangement for microelectronic devices | |
US20080251916A1 (en) | UBM structure for strengthening solder bumps | |
US7936075B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
JPS598358A (ja) | 半導体装置およびこの製造方法 | |
JPS6364057B2 (ja) | ||
JP2000021914A (ja) | 半導体装置及びその製造方法 | |
JPS58197857A (ja) | 半導体装置とその製造方法 | |
JP2006261552A (ja) | 半導体装置及びその製造方法 | |
JPH04731A (ja) | 半導体装置及びその製造方法 | |
JP2604470B2 (ja) | 半導体装置 | |
JPS5893262A (ja) | 半導体装置の形成方法 | |
JPS598359A (ja) | 半導体装置の製造方法 | |
JPS63224343A (ja) | 半導体装置及びその製造方法 | |
JPH03238865A (ja) | 半導体素子 | |
JPH07130790A (ja) | 半導体装置の電極構造 | |
JP2600669B2 (ja) | 転写バンプ用金属突起 | |
JPH03112135A (ja) | 半導体装置およびその製造方法 | |
KR100571265B1 (ko) | 반도체 소자의 패키지 방법 | |
JP2614237B2 (ja) | 半導体装置の製造方法 |