JPS598358A - 半導体装置およびこの製造方法 - Google Patents
半導体装置およびこの製造方法Info
- Publication number
- JPS598358A JPS598358A JP57116576A JP11657682A JPS598358A JP S598358 A JPS598358 A JP S598358A JP 57116576 A JP57116576 A JP 57116576A JP 11657682 A JP11657682 A JP 11657682A JP S598358 A JPS598358 A JP S598358A
- Authority
- JP
- Japan
- Prior art keywords
- layer metal
- metal
- barrier layer
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置およびこの製造方法に関し、特に
該半導体装置の外部取υ出し用突出電極およびこの形成
方法の改良に関する。
該半導体装置の外部取υ出し用突出電極およびこの形成
方法の改良に関する。
〔発明の技術的背景およびその問題点〕ところで、この
突出電極を形成するにあたって必要な条件は、半導体の
配線層のアルミニウム（ｈｔ ）パッドとパンゾ主体で
ある電極最上層の金（Ａｕ）との相互拡散を防ぐととも
に、これらアルミニウムパッドと金との接着力全十分と
し、かっこの接触抵抗をも小さくすることである。これ
らの条件を満たすために、通常はこれらアルミニウムパ
ッドと金との間に接着層および′バリア層を設けて突出
電極を構成している。
突出電極を形成するにあたって必要な条件は、半導体の
配線層のアルミニウム（ｈｔ ）パッドとパンゾ主体で
ある電極最上層の金（Ａｕ）との相互拡散を防ぐととも
に、これらアルミニウムパッドと金との接着力全十分と
し、かっこの接触抵抗をも小さくすることである。これ
らの条件を満たすために、通常はこれらアルミニウムパ
ッドと金との間に接着層および′バリア層を設けて突出
電極を構成している。
第１図に従来の外部取シ出し用突出電極構造の一例を示
す。
す。
同第１図において、１はシリコンウェハで・あり、２は
シリコン酸化膜（ｓｉｏ□膜）である。ウエノ司上の各
素子はアルミニウム（ｈｔ ）を主成分とした配線によ
ってポンディング電極部３と接続されておシ、この電極
部３によって外部との電気的接続が外される。また上記
各素子および配線は゛リンガラスあるいはポリイミド等
の絶縁膜４によシ覆われ保護されている。さらに第１図
において、５および７，８は前記接着層およびバリア層
であり、それぞれアルミニウム（ＡＺ）からなる上記ポ
ンディング電極部３と金（Ａｕ）からなるバンプ主体１
０との相互拡散によりこれらの結合強度が似下しないよ
うに施された金属薄膜層である。通常はクロム（Ｃｒ）
／ｆｌｉｉｌ（Ｃｕ） ／金（Ａｕ）、またはチタン（
ＴＩ）／二ｙケル（Ｎｉ）／金（Ａｕ）といった多層金
属薄膜構造となっている。ウェハ１の全面に形成された
これら多層金属薄膜層５，７および８は上記バンプ主体
１ｏが金メッキにより所定形状に形成された後に該バン
プ主体１ｏをエツチングマスクとして不要部分が除去さ
れる。
シリコン酸化膜（ｓｉｏ□膜）である。ウエノ司上の各
素子はアルミニウム（ｈｔ ）を主成分とした配線によ
ってポンディング電極部３と接続されておシ、この電極
部３によって外部との電気的接続が外される。また上記
各素子および配線は゛リンガラスあるいはポリイミド等
の絶縁膜４によシ覆われ保護されている。さらに第１図
において、５および７，８は前記接着層およびバリア層
であり、それぞれアルミニウム（ＡＺ）からなる上記ポ
ンディング電極部３と金（Ａｕ）からなるバンプ主体１
０との相互拡散によりこれらの結合強度が似下しないよ
うに施された金属薄膜層である。通常はクロム（Ｃｒ）
／ｆｌｉｉｌ（Ｃｕ） ／金（Ａｕ）、またはチタン（
ＴＩ）／二ｙケル（Ｎｉ）／金（Ａｕ）といった多層金
属薄膜構造となっている。ウェハ１の全面に形成された
これら多層金属薄膜層５，７および８は上記バンプ主体
１ｏが金メッキにより所定形状に形成された後に該バン
プ主体１ｏをエツチングマスクとして不要部分が除去さ
れる。
さて、突出電極をこのような構造とすることによシ前述
したこの形成に必要な条件を満足することはできるが、
ここに１つ問題を生じることにもなった。すなわち、上
記多層金属薄膜層５および７．８が形成される際の内部
応力にょシ歪が生じ、該突出電極下の絶縁膜４にひび割
れ（クラック）を生じることがあるということである。
したこの形成に必要な条件を満足することはできるが、
ここに１つ問題を生じることにもなった。すなわち、上
記多層金属薄膜層５および７．８が形成される際の内部
応力にょシ歪が生じ、該突出電極下の絶縁膜４にひび割
れ（クラック）を生じることがあるということである。
このようにひひ割れを生じた場合、例えば水の浸透にょ
シ上記絶縁膜４下のアノ１ミニウム配線が腐食されたシ
して半導体装置自体の信頼性が著しく損なわれる。
シ上記絶縁膜４下のアノ１ミニウム配線が腐食されたシ
して半導体装置自体の信頼性が著しく損なわれる。
この発明は上記実情に鑑みてなされたものであり、上述
した絶縁膜のひび割れが生じないように突出電Ｖｊｉ、
全形成して信頼性ケ大幅に向上する半導体装置およびこ
の製造方法を提供することを目的とする。
した絶縁膜のひび割れが生じないように突出電Ｖｊｉ、
全形成して信頼性ケ大幅に向上する半導体装置およびこ
の製造方法を提供することを目的とする。
すなわちこの発明は、前記多層金属薄膜構造とする接着
層とバリア層との間に該バリア層に用いられる金属よυ
も圧縮率が小さく、かつ線膨・張車の小さい金属からな
る歪保護層を設けてせん断応力を緩和させるようにした
もので、例えばポンディング電極部に接着層金属と上記
歪保護層金属とバリア層金属とを順次堆積してこの上面
にバンプ主体とする金属を所定形状にメッキした後上記
堆和した４斧后贋金属および盃保＠層金属およびバリア
層金属ヲエッチングして所定形状の突出電極を形成する
。これにより、上記ビンディング電極周囲に施される絶
縁膜のひび割れを防止して良好に上記目的全達成するこ
とができる。
層とバリア層との間に該バリア層に用いられる金属よυ
も圧縮率が小さく、かつ線膨・張車の小さい金属からな
る歪保護層を設けてせん断応力を緩和させるようにした
もので、例えばポンディング電極部に接着層金属と上記
歪保護層金属とバリア層金属とを順次堆積してこの上面
にバンプ主体とする金属を所定形状にメッキした後上記
堆和した４斧后贋金属および盃保＠層金属およびバリア
層金属ヲエッチングして所定形状の突出電極を形成する
。これにより、上記ビンディング電極周囲に施される絶
縁膜のひび割れを防止して良好に上記目的全達成するこ
とができる。
以下、この発明にかかる半導体装置およびこの製造方法
全添附図面に示す実施例にしたがって詳細に説明する。
全添附図面に示す実施例にしたがって詳細に説明する。
はじめに、第２図に示す工程図を参照してこの発明にか
かる半導体装置の製造方法を説明する。
かる半導体装置の製造方法を説明する。
ただし第２図において、先の第１図に示しだ材料と同等
の機能を有する材料については同一の番号を付して示し
ている。
の機能を有する材料については同一の番号を付して示し
ている。
まず第２図（ａ）に示すように、シリコンウェハ１の主
面に熱酸化によってシリコン酸化膜（ｓｉｏ２膜）２を
成長させ、この後さらに該シリコン酸化膜２の上にアル
ミニウム（Ａｔ）’を堆積させて例えば写真蝕刻法によ
シアルミニウム配線層すなわちボンディング電枠部３を
形成する。次に、絶縁層４として例えはリン珪化ガラス
膜（ＰＳＧ膜）全ＣＶＤ法によシ堆積させた稜例えば写
真蝕刻法にょシ上記ボンディング電極部３に通ずるよう
コンタクトホールを設け、この上面から例えば接着層５
としてチタン（Ｔｌ）、歪保護層６としてモリブデン（
Ｍｏ）、またバリア層７および８としてそれぞれニッケ
ル（Ｎｊ）およびパラジウム（Ｐｄ）ｋ連続的に堆積す
る。なおこの堆積に関しては２００１：程度の温度で蒸
着を行なうのが最適である。次にこれら全体を例えば３
８０℃で４０分間程度熱処理した後、第２図（ｂ）に示
すようにレジスト９を塗布し、例えば写真蝕刻法によシ
上記絶縁膜４に設けたコンタクトホールに対応するよう
開孔部を設ける。さらにこの後上記レジスト９をメッキ
″マスクとし、また上記接着層５、歪保護層６、および
バリア層７，８をメッキ電、極として第２図（ｃ）に示
すようなバンプ主体１０とする金（Ａｕ）メッキ金施す
。そして最後にレジスト９を除去し、上記メッキした金
バンプ主体１０をマスクとして上記接着層５としてのチ
タン層、歪保護層６としてのモリブデン層、バリア層７
および８としてのニッケル層およびパラジウム層のエツ
チングを行なうことによシ同第２図（ｃ）に示すような
所定形状の突出電極を形成する。
面に熱酸化によってシリコン酸化膜（ｓｉｏ２膜）２を
成長させ、この後さらに該シリコン酸化膜２の上にアル
ミニウム（Ａｔ）’を堆積させて例えば写真蝕刻法によ
シアルミニウム配線層すなわちボンディング電枠部３を
形成する。次に、絶縁層４として例えはリン珪化ガラス
膜（ＰＳＧ膜）全ＣＶＤ法によシ堆積させた稜例えば写
真蝕刻法にょシ上記ボンディング電極部３に通ずるよう
コンタクトホールを設け、この上面から例えば接着層５
としてチタン（Ｔｌ）、歪保護層６としてモリブデン（
Ｍｏ）、またバリア層７および８としてそれぞれニッケ
ル（Ｎｊ）およびパラジウム（Ｐｄ）ｋ連続的に堆積す
る。なおこの堆積に関しては２００１：程度の温度で蒸
着を行なうのが最適である。次にこれら全体を例えば３
８０℃で４０分間程度熱処理した後、第２図（ｂ）に示
すようにレジスト９を塗布し、例えば写真蝕刻法によシ
上記絶縁膜４に設けたコンタクトホールに対応するよう
開孔部を設ける。さらにこの後上記レジスト９をメッキ
″マスクとし、また上記接着層５、歪保護層６、および
バリア層７，８をメッキ電、極として第２図（ｃ）に示
すようなバンプ主体１０とする金（Ａｕ）メッキ金施す
。そして最後にレジスト９を除去し、上記メッキした金
バンプ主体１０をマスクとして上記接着層５としてのチ
タン層、歪保護層６としてのモリブデン層、バリア層７
および８としてのニッケル層およびパラジウム層のエツ
チングを行なうことによシ同第２図（ｃ）に示すような
所定形状の突出電極を形成する。
さて、突出′電極をこのような構造としたことにより、
従来の半導体装置において発生した絶縁膜４のひび割れ
を有効に防ぐことができる。すなわち、上記絶縁膜４の
ひひ割れはバリアＮ７および８ｔエツチングすることに
よυ該バリア層７および８中の残留応力が突出電極端に
集中して発生することに起因するものであることから、
これらバリア層７および８のうちのバリア層７ヒ接着層
５との間に上述しだ盃保護層６を設けたことによシ上記
絶縁膜４に対する上記バリア層７および８中の残留応力
の影響を緩和することができる。これにより絶縁膜４の
ひび割れは回避される。したがってこの条件として、上
記歪保睦層６に用いられる金属は少なくとも上記バリア
層７に用いられる金属よシも圧縮率および線膨張率の小
さな金属でなくてはならない。ここに上記実施例で歪保
護層６に用いたモリブデン（Ｍｏ）は圧縮率が３．６６
Ｘ１０ ｃｍ／ｋｇ、線膨張率が５．５Ｘ］（ｌ
ｄｅｇ 、また比抵抗が５．２ Ｘ １ （１−６
Ω・ｃｒｎ（０℃）であるのに対し、バリア層７に用い
たニッケル（Ｎｌ）は圧縮率が５、３８ Ｘ ］ ０
’ ｃｍ’Ａ９ 、線膨張率が１．２７ Ｘ １０−”
ｄｅｇ−’まだ比抵抗が６．９ Ｘ １０ Ω・α
（ｏ℃）となっており、上記条件を十分に満たしている
。勿論、上記条件’Ｔ Ｘ’４たし得る金属の糾合ぜて
あれば他のいかなる金属を用いてもよい。
従来の半導体装置において発生した絶縁膜４のひび割れ
を有効に防ぐことができる。すなわち、上記絶縁膜４の
ひひ割れはバリアＮ７および８ｔエツチングすることに
よυ該バリア層７および８中の残留応力が突出電極端に
集中して発生することに起因するものであることから、
これらバリア層７および８のうちのバリア層７ヒ接着層
５との間に上述しだ盃保護層６を設けたことによシ上記
絶縁膜４に対する上記バリア層７および８中の残留応力
の影響を緩和することができる。これにより絶縁膜４の
ひび割れは回避される。したがってこの条件として、上
記歪保睦層６に用いられる金属は少なくとも上記バリア
層７に用いられる金属よシも圧縮率および線膨張率の小
さな金属でなくてはならない。ここに上記実施例で歪保
護層６に用いたモリブデン（Ｍｏ）は圧縮率が３．６６
Ｘ１０ ｃｍ／ｋｇ、線膨張率が５．５Ｘ］（ｌ
ｄｅｇ 、また比抵抗が５．２ Ｘ １ （１−６
Ω・ｃｒｎ（０℃）であるのに対し、バリア層７に用い
たニッケル（Ｎｌ）は圧縮率が５、３８ Ｘ ］ ０
’ ｃｍ’Ａ９ 、線膨張率が１．２７ Ｘ １０−”
ｄｅｇ−’まだ比抵抗が６．９ Ｘ １０ Ω・α
（ｏ℃）となっており、上記条件を十分に満たしている
。勿論、上記条件’Ｔ Ｘ’４たし得る金属の糾合ぜて
あれば他のいかなる金属を用いてもよい。
なお、上述した製造方法は最適と考えられる一例を示し
たものにすぎず、結果としてバリア層金属よシも圧縮率
が小さく、かつ線膨張率の小さい金属からなる歪保詣層
金属が接着層金属と上記バリア層金属との間に設けられ
る方法であれは他のいかなる方法を採用してもよい。こ
のように構成された半導体装置における歪応力の影響の
度合はウェハの反！Ｉｎ測定することによシマクロに観
測することができる。この観測結果を第３図および第４
図に示す。
たものにすぎず、結果としてバリア層金属よシも圧縮率
が小さく、かつ線膨張率の小さい金属からなる歪保詣層
金属が接着層金属と上記バリア層金属との間に設けられ
る方法であれは他のいかなる方法を採用してもよい。こ
のように構成された半導体装置における歪応力の影響の
度合はウェハの反！Ｉｎ測定することによシマクロに観
測することができる。この観測結果を第３図および第４
図に示す。
すなわち、従来の半導体装置の構造に基づき多層金属前
膜層の接着層５およびバリア層７，８がそれぞれチタン
（１００ＯＸ、）’／ニッケル（９０００Ｘ）／”ラジ
ウム（１０００Ｘ）のものを用いてウェハの反り全測定
した場合は、第３図に示すように温度の上昇と共にウェ
ハの反りが減少して行くが、３００℃以上になると逆に
反りが増え始め、３７０℃以上で急激に反りが減少した
。また降温時には４００℃から室温まで徐々に反りが増
加し７ている。このように従来の半導体装わに基づく構
造においては上記バリア層７，８の歪応力による影響が
大きかった。これに対し、この発明にかかる半導体装置
の一例として多層金属薄膜層の接着層５および歪保饅層
６およびバリア層７，８がそれぞれチタン（１０００久
）／モリブデン（３０００Ｘ）／ニッケル（６０００Ｘ
）／パラジウム（１０００Ｘ）のものを用いて同じよ
うにウェハの反シヲ測定した場合には、第４図に示すよ
うに温度上昇に伴ってウェハの反りが減少するものの、
該反りの変化量が小さくかつ昇温以前のウェハの反シ量
と降温度のウェハの反υ量とにはほとんど差を生じない
。すなわち、半導体装置の突出電極をこの発明にかかる
構造としたことによって上記バリア層７．８の歪応力に
よる影響がほとんど回避されたことになる。
膜層の接着層５およびバリア層７，８がそれぞれチタン
（１００ＯＸ、）’／ニッケル（９０００Ｘ）／”ラジ
ウム（１０００Ｘ）のものを用いてウェハの反り全測定
した場合は、第３図に示すように温度の上昇と共にウェ
ハの反りが減少して行くが、３００℃以上になると逆に
反りが増え始め、３７０℃以上で急激に反りが減少した
。また降温時には４００℃から室温まで徐々に反りが増
加し７ている。このように従来の半導体装わに基づく構
造においては上記バリア層７，８の歪応力による影響が
大きかった。これに対し、この発明にかかる半導体装置
の一例として多層金属薄膜層の接着層５および歪保饅層
６およびバリア層７，８がそれぞれチタン（１０００久
）／モリブデン（３０００Ｘ）／ニッケル（６０００Ｘ
）／パラジウム（１０００Ｘ）のものを用いて同じよ
うにウェハの反シヲ測定した場合には、第４図に示すよ
うに温度上昇に伴ってウェハの反りが減少するものの、
該反りの変化量が小さくかつ昇温以前のウェハの反シ量
と降温度のウェハの反υ量とにはほとんど差を生じない
。すなわち、半導体装置の突出電極をこの発明にかかる
構造としたことによって上記バリア層７．８の歪応力に
よる影響がほとんど回避されたことになる。
以上説、明したよりに、この発明にかかる半導体装置゛
およびこの製造方法によれば、絶縁膜のひび割れを防い
で絶縁膜下の配線の腐食を防止するとともに、Ｉ、 Ｌ
ｌｌｆ変化に対するウェハの状態保守を非常に安定した
ものとすることができ、この信、頼性を著しく向上する
。また、これによって製造時における歩留シが向上する
ことから大幅なコストダウンにもつながる。
およびこの製造方法によれば、絶縁膜のひび割れを防い
で絶縁膜下の配線の腐食を防止するとともに、Ｉ、 Ｌ
ｌｌｆ変化に対するウェハの状態保守を非常に安定した
ものとすることができ、この信、頼性を著しく向上する
。また、これによって製造時における歩留シが向上する
ことから大幅なコストダウンにもつながる。
第１図は従来の半導体装置の突出電極部分の構造例を示
す断面図、第２図はこの発明にかかる半導体装置の製造
方法の一例を示す工程図であるとともにこの発明にかか
る半導体装置の突出電極部分の構造を示す断面図、第３
図は従来の半導体装置の昇温および降温過程でのウェハ
の反シの状態を示す特性図、第４図はこの発明にかかる
半導体装置の昇温および降温過程でのウェハの反シの状
態を示す特性図である。 】・・・シリコンウェハ、２・・・酸化シリコン膜、３
・・・ボンディング電極、４・・・絶縁膜、５・・・接
着層、６・・・歪保護層、７，８・・・バリア層、９・
・・レジスト、１０・・・バンゾ主体。 第１図 第２図 第３図 第４図 ）航、良
す断面図、第２図はこの発明にかかる半導体装置の製造
方法の一例を示す工程図であるとともにこの発明にかか
る半導体装置の突出電極部分の構造を示す断面図、第３
図は従来の半導体装置の昇温および降温過程でのウェハ
の反シの状態を示す特性図、第４図はこの発明にかかる
半導体装置の昇温および降温過程でのウェハの反シの状
態を示す特性図である。 】・・・シリコンウェハ、２・・・酸化シリコン膜、３
・・・ボンディング電極、４・・・絶縁膜、５・・・接
着層、６・・・歪保護層、７，８・・・バリア層、９・
・・レジスト、１０・・・バンゾ主体。 第１図 第２図 第３図 第４図 ）航、良
Claims (3)
- （１） ｄ？ビンィング電極部と突出電極主体との間
に接着層金属とバリア層金属とｔ具えて外部′取シ出し
用突出ｗｅを構成する半導体装置において、前記バリア
層金属よシも圧縮率が小さく、がっ線膨張率の小さい金
属からなる歪保護層金属を前記接着層金属と前記バリア
層金属との間に設けたことを特徴とする半導体装置。 - （２）前記バリア層金属に二、ケルを、また前記歪保論
層金属にモリブデンを用いた特許請求の範囲第（１）項
記載の半導体装置。 - （３） シリコンウェハの酸化膜上に形成したビンデ
ィングＮ極部に接着層金属とバリア層金属とを順次堆積
した後この上面に突出電極主体とする金属を所定形状に
メッキし、さらにこの後少なくとも前記接着層金属と前
記バリア層金属とをエツチングして所定形状の外部取シ
出し用突出電極を形成する半導体装置の製造方法におい
て、前記接着層金属に前記バリア層金属を堆積するに先
立って前記バリア層金属よシも圧縮率が小さく、がっ線
膨張率の小さい金属からなる歪保護層金属を堆積するよ
うにしたことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116576A JPS598358A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置およびこの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57116576A JPS598358A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置およびこの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS598358A true JPS598358A (ja) | 1984-01-17 |
Family
ID=14690530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57116576A Pending JPS598358A (ja) | 1982-07-05 | 1982-07-05 | 半導体装置およびこの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS598358A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420567U (ja) * | 1990-06-08 | 1992-02-20 | ||
| JP2008220826A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
| JP2008220827A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287978A (en) * | 1976-01-19 | 1977-07-22 | Hitachi Ltd | Bump electrode forming method in semiconductor device |
| JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
-
1982
- 1982-07-05 JP JP57116576A patent/JPS598358A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287978A (en) * | 1976-01-19 | 1977-07-22 | Hitachi Ltd | Bump electrode forming method in semiconductor device |
| JPS5768052A (en) * | 1980-10-15 | 1982-04-26 | Hitachi Ltd | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0420567U (ja) * | 1990-06-08 | 1992-02-20 | ||
| JP2008220826A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
| JP2008220827A (ja) * | 2007-03-15 | 2008-09-25 | Nohmi Bosai Ltd | スプリンクラ消火設備および開放弁 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734200A (en) | Polycide bonding pad structure | |
| DE3880402T2 (de) | Metallbeschichtungsstruktur fuer keramische materialien aus aluminiumnitrid und verfahren zu ihrer herstellung. | |
| JPH0394450A (ja) | 半導体装置の配線構造 | |
| US5057453A (en) | Method for making a semiconductor bump electrode with a skirt | |
| JPH05347272A (ja) | 半導体装置の製造方法 | |
| US4096510A (en) | Thermal printing head | |
| US4112196A (en) | Beam lead arrangement for microelectronic devices | |
| US20080251916A1 (en) | UBM structure for strengthening solder bumps | |
| US7936075B2 (en) | Semiconductor device and semiconductor device manufacturing method | |
| JPS598358A (ja) | 半導体装置およびこの製造方法 | |
| JPS6364057B2 (ja) | ||
| JP2000021914A (ja) | 半導体装置及びその製造方法 | |
| JPS58197857A (ja) | 半導体装置とその製造方法 | |
| JP2006261552A (ja) | 半導体装置及びその製造方法 | |
| JPH04731A (ja) | 半導体装置及びその製造方法 | |
| JP2604470B2 (ja) | 半導体装置 | |
| JPS5893262A (ja) | 半導体装置の形成方法 | |
| JPS598359A (ja) | 半導体装置の製造方法 | |
| JPS63224343A (ja) | 半導体装置及びその製造方法 | |
| JPH03238865A (ja) | 半導体素子 | |
| JPH07130790A (ja) | 半導体装置の電極構造 | |
| JP2600669B2 (ja) | 転写バンプ用金属突起 | |
| JPH03112135A (ja) | 半導体装置およびその製造方法 | |
| KR100571265B1 (ko) | 반도체 소자의 패키지 방법 | |
| JP2614237B2 (ja) | 半導体装置の製造方法 |