JPS58197857A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法Info
- Publication number
- JPS58197857A JPS58197857A JP57079958A JP7995882A JPS58197857A JP S58197857 A JPS58197857 A JP S58197857A JP 57079958 A JP57079958 A JP 57079958A JP 7995882 A JP7995882 A JP 7995882A JP S58197857 A JPS58197857 A JP S58197857A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- semiconductor device
- electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/1147—Manufacturing methods using a lift-off mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置およびその製造方法に関し、さら
に詳述すれば半導体集積回路素子の端子電極の構造とそ
の形成方法に関するものである。
に詳述すれば半導体集積回路素子の端子電極の構造とそ
の形成方法に関するものである。
半導体集積回路においては昨今の微細加工式術の進歩に
より1チツプ中に非常に多くの機能を搭載できるように
なった。これに伴い入出力の端子電極の数も増加してい
る。従来このように多数の入出力端子電極を形成する方
法にはCCB(Controlled (:ollap
sed 13onding)あるいは4 C(Cont
rolled Co11apsed ChipConn
ection )と呼ぶ、半田による端子電極が適して
いるとされてきた。しかしこの実装方法ではチップを搭
載する基板とチップの熱膨張係数の違いのため温度サイ
クルによる疲労破壊が避けられない問題であつ九、半田
バンプの@度すイクル寿命は次の式で表わされる仁とが
知られている。
より1チツプ中に非常に多くの機能を搭載できるように
なった。これに伴い入出力の端子電極の数も増加してい
る。従来このように多数の入出力端子電極を形成する方
法にはCCB(Controlled (:ollap
sed 13onding)あるいは4 C(Cont
rolled Co11apsed ChipConn
ection )と呼ぶ、半田による端子電極が適して
いるとされてきた。しかしこの実装方法ではチップを搭
載する基板とチップの熱膨張係数の違いのため温度サイ
クルによる疲労破壊が避けられない問題であつ九、半田
バンプの@度すイクル寿命は次の式で表わされる仁とが
知られている。
(p、lin etal、 5olid 5tat
e Tech、(1970)JnlY) C:定数 f ;温度サイクル局波数 rMAX:最大剪断ひずみ ΔE ;活性化エネルギー TMAX :厳高温度 、、 δ ;最大変位 DMIN :バンプの最小断面の直径 HJ ;バンプ高さ ■J ;バンプ体積 この式によれば、バンプは細長い柱のような構造はど最
大剪断ひずみが小さく寿命が長くなる。
e Tech、(1970)JnlY) C:定数 f ;温度サイクル局波数 rMAX:最大剪断ひずみ ΔE ;活性化エネルギー TMAX :厳高温度 、、 δ ;最大変位 DMIN :バンプの最小断面の直径 HJ ;バンプ高さ ■J ;バンプ体積 この式によれば、バンプは細長い柱のような構造はど最
大剪断ひずみが小さく寿命が長くなる。
しかしながら、溶融し九半田の表面張力を利用して接合
を行う従来のCCB法では上記のような構造とすること
はむずかしい、また最大変位δを小さくするにはバンプ
関ピッチを小さくすればよいが、第1図に示し次従来の
形成方法では溶触部の半田の形状は図中の破#i!19
のごとくなり、これが上記のバンプ間ピッチを小さくす
るためのさま次げとなる。図において、11はセラミッ
ク基板、12はペデスタル、13Fi半田、14は金属
端子電極、15はバンプ下地金属層、16は絶縁層、1
7はA/配線、そして18は81基板である。
を行う従来のCCB法では上記のような構造とすること
はむずかしい、また最大変位δを小さくするにはバンプ
関ピッチを小さくすればよいが、第1図に示し次従来の
形成方法では溶触部の半田の形状は図中の破#i!19
のごとくなり、これが上記のバンプ間ピッチを小さくす
るためのさま次げとなる。図において、11はセラミッ
ク基板、12はペデスタル、13Fi半田、14は金属
端子電極、15はバンプ下地金属層、16は絶縁層、1
7はA/配線、そして18は81基板である。
本発明は、フェースダウンボンディングにおいて、従来
の半田の表面張力を利用したCCB法では不可能であつ
友円柱状の金属突起電極を形成す すること
により、バンプの集積度′を向上させるとともに、温度
サイクル寿命を飛躍的に向上させることのできる半導体
装置およびその製造方法を提供することを目的とする。
の半田の表面張力を利用したCCB法では不可能であつ
友円柱状の金属突起電極を形成す すること
により、バンプの集積度′を向上させるとともに、温度
サイクル寿命を飛躍的に向上させることのできる半導体
装置およびその製造方法を提供することを目的とする。
上記目的を達成するための本発明の構成は、断面が50
〜200μφ、高さが100〜250μmの柱状金属突
起電極を設けることにある。以下図面を用りて詳細に説
明する。
〜200μφ、高さが100〜250μmの柱状金属突
起電極を設けることにある。以下図面を用りて詳細に説
明する。
第2図は本発明によるバンプを基板に接合したところの
断面概略図である。21はLSIチップを実装するセラ
ミック等の基板で、22はセラミック基板側に形成した
電極金属で一般に銅、ニッケル、タングステン等の材料
が用いられることが多い。一方、28はLSI(一般に
大規模集積回路)チップで、27のアルオニウム配線よ
り下側のチップ内能動素子部分は省略しである。26i
jアルミニウム配線の上の層間絶縁膜であって、主にプ
ラズマCVD (一般に化学的気相成長法)窒化シリコ
ン、スパッタSIO黛、CVD5iO雪。
断面概略図である。21はLSIチップを実装するセラ
ミック等の基板で、22はセラミック基板側に形成した
電極金属で一般に銅、ニッケル、タングステン等の材料
が用いられることが多い。一方、28はLSI(一般に
大規模集積回路)チップで、27のアルオニウム配線よ
り下側のチップ内能動素子部分は省略しである。26i
jアルミニウム配線の上の層間絶縁膜であって、主にプ
ラズマCVD (一般に化学的気相成長法)窒化シリコ
ン、スパッタSIO黛、CVD5iO雪。
CVDP8 G (Phospho 8口1cate
Qlass)、ポリイミド等の絶縁膜あるいはこれらを
積層したものが用いられる。25riアルミニウム配線
27につながる第2の配線導体層でかつバンプの下地金
属である。この金属層には上記絶縁膜と接着性のよいチ
タン、クロム、アルミニウム等酸化物生成自由エネルギ
ーの大きい金属群と金、銀、鋼、ニッケル、パラジウム
等のメッキ性のよい金属群の中からそれぞれ1種あるい
は2種以上の金属を選び組合せて用いる。24はバンプ
金属であり、半田にぬれ性のよい金、銀、銅、ニッケル
等の金属群の中よ01種を選んで用いる。本発明による
バンプ構造では断面を50〜200μφ、高さを100
〜250μmの柱状にすることが肝要である。このため
、前記第1図に示した従来方法と異り半田の普が少くて
すむために、半田を溶融して接合する際に隣り合うバン
プが溶着する可能性が小さくなる。また従来方法にくら
べ半田の断面形状が球状になることがない0以上2つの
理由により@度すイクル寿命を低下させることなく、バ
ンブ間ピッチを従来方法で実現できなかつ危100μm
程度にすることが可能となつ友、また本発明によるバン
プ構造は既出願の特許(昭和55年2月15日出願)と
組合せて使用することも可能で、半導体基板上に形成さ
れである能動領域の位置に関りなくバンプを形成できる
ので、バンプの集積度は飛躍的に向上し、温度サイクル
寿命本向上する。
Qlass)、ポリイミド等の絶縁膜あるいはこれらを
積層したものが用いられる。25riアルミニウム配線
27につながる第2の配線導体層でかつバンプの下地金
属である。この金属層には上記絶縁膜と接着性のよいチ
タン、クロム、アルミニウム等酸化物生成自由エネルギ
ーの大きい金属群と金、銀、鋼、ニッケル、パラジウム
等のメッキ性のよい金属群の中からそれぞれ1種あるい
は2種以上の金属を選び組合せて用いる。24はバンプ
金属であり、半田にぬれ性のよい金、銀、銅、ニッケル
等の金属群の中よ01種を選んで用いる。本発明による
バンプ構造では断面を50〜200μφ、高さを100
〜250μmの柱状にすることが肝要である。このため
、前記第1図に示した従来方法と異り半田の普が少くて
すむために、半田を溶融して接合する際に隣り合うバン
プが溶着する可能性が小さくなる。また従来方法にくら
べ半田の断面形状が球状になることがない0以上2つの
理由により@度すイクル寿命を低下させることなく、バ
ンブ間ピッチを従来方法で実現できなかつ危100μm
程度にすることが可能となつ友、また本発明によるバン
プ構造は既出願の特許(昭和55年2月15日出願)と
組合せて使用することも可能で、半導体基板上に形成さ
れである能動領域の位置に関りなくバンプを形成できる
ので、バンプの集積度は飛躍的に向上し、温度サイクル
寿命本向上する。
上記のごとく、バンプ間ピッチを小さくすることによる
温度サイクル寿命に対する効果のほかに本発明による柱
状バンプ構造ではバンプ単体の温度サイクル寿命を向上
させるのにも効果がある。
温度サイクル寿命に対する効果のほかに本発明による柱
状バンプ構造ではバンプ単体の温度サイクル寿命を向上
させるのにも効果がある。
本発明をさらに明確にする危めのバンプ断面概念図を第
3図に示した。バンプ高さht一定とし、LSIチップ
側とセラミック基板側の接続断面の半径をrとして、1
,2.3で示した樽形、柱形、つづみ形の断面形状の場
合を比較する。@配の式2におけるバンプの最小断面の
直径DMIN Fi噂形の場合は2r8、っづみ形の場
合Fi2 r、となるから、式2の中の(VJ/牙DM
I)IHJ)の値は第3図中2の柱状の場合が最小とな
る。したがってこの時r MAX も最小となり、温度
サイクル寿命Nsは最大となる・ 以下、本比明を実施例を参照して詳細に説明する・ 第4図〜第9図は本発明の概略工程図である。
3図に示した。バンプ高さht一定とし、LSIチップ
側とセラミック基板側の接続断面の半径をrとして、1
,2.3で示した樽形、柱形、つづみ形の断面形状の場
合を比較する。@配の式2におけるバンプの最小断面の
直径DMIN Fi噂形の場合は2r8、っづみ形の場
合Fi2 r、となるから、式2の中の(VJ/牙DM
I)IHJ)の値は第3図中2の柱状の場合が最小とな
る。したがってこの時r MAX も最小となり、温度
サイクル寿命Nsは最大となる・ 以下、本比明を実施例を参照して詳細に説明する・ 第4図〜第9図は本発明の概略工程図である。
第4図に示すごとく、CVD法により形成した厚さ約0
.5 p mのp 8 G < phospho 5i
目cateGlass)からなり所定の位置に開口部の
ある第1絶縁層33を表面に有するシリコン基板35上
にA/の配線からなり該開口部を経て該シリコン基板の
所定領域と接続する第1配線導体層32を設け、さらに
所定の位置にコンタクト用開口部(開口部はCFaを雰
囲気とするプラズマにより形成し&)を有する厚さ約1
.1μmの窒化シリコン膜からなる第2絶縁層31をプ
ラズマCVD法により設けた。次に第5図に示すように
、前記絶縁層31の上に厚さ約0.2μmの11層46
、厚さ約2μmの01層47、厚さ約0.1μmのC1
層48を順次真空蒸着により形成し、46,47゜48
で示される3層構造の金属層を被着し友。
.5 p mのp 8 G < phospho 5i
目cateGlass)からなり所定の位置に開口部の
ある第1絶縁層33を表面に有するシリコン基板35上
にA/の配線からなり該開口部を経て該シリコン基板の
所定領域と接続する第1配線導体層32を設け、さらに
所定の位置にコンタクト用開口部(開口部はCFaを雰
囲気とするプラズマにより形成し&)を有する厚さ約1
.1μmの窒化シリコン膜からなる第2絶縁層31をプ
ラズマCVD法により設けた。次に第5図に示すように
、前記絶縁層31の上に厚さ約0.2μmの11層46
、厚さ約2μmの01層47、厚さ約0.1μmのC1
層48を順次真空蒸着により形成し、46,47゜48
で示される3層構造の金属層を被着し友。
ヶ。61ヶオ、よ61.1,2,21□ 1用いて0
1層58を所定のパターンに食刻した。
1層58を所定のパターンに食刻した。
Cr層のエツチングにはフェリシアン化カリウム30g
と水酸化カリウム5gを水100 CCに溶解させ友も
のを用いた。ついで、ホトレジスト層59を除去し次後
、第6図に示すごとく、厚さ約150μmのポリイミド
インインドロキナゾリンジオンc以下PIKと略称)樹
脂層を形成し、レーザーと一ムロ01を用いて所定のバ
ンプ形成位置に直径約100μmの穴を開口する。つい
で開口部のCr膜をエツチング除去した後Cu層77を
陰極として、上記開口部に厚さ150amのNi層をメ
ッキによって形成する。この工程ではリフトオフ法を用
いることもできる。ここでバンプの径を100μmとし
九のは、バンプ間ピッチを150μmとするためである
が、バンプ径は50μmで形成することも可能である。
と水酸化カリウム5gを水100 CCに溶解させ友も
のを用いた。ついで、ホトレジスト層59を除去し次後
、第6図に示すごとく、厚さ約150μmのポリイミド
インインドロキナゾリンジオンc以下PIKと略称)樹
脂層を形成し、レーザーと一ムロ01を用いて所定のバ
ンプ形成位置に直径約100μmの穴を開口する。つい
で開口部のCr膜をエツチング除去した後Cu層77を
陰極として、上記開口部に厚さ150amのNi層をメ
ッキによって形成する。この工程ではリフトオフ法を用
いることもできる。ここでバンプの径を100μmとし
九のは、バンプ間ピッチを150μmとするためである
が、バンプ径は50μmで形成することも可能である。
しかしバンプ径を50μm未満にすると、バンプの強度
が不足して基板との接合作業に不都合を生じる。またバ
ンプ径は200μmを越える値のバンプは本発明の目的
である従来方法よりもパンの密&を上げるという主旨に
そぐわない、tた、バンクが円柱の場合、式1より最大
剪断ひずみは HJ ’式3) となるからバンプ高さは断面積に関係なく高い方がよい
、しかしレーザによるPIK膜の加工性およびメッキ性
からバンプ高さは前述の様に100〜250μmである
ことが望ましい。ついでPIK樹脂層70をエツチング
除去した後、61層78をマスクとして01層77、T
I#76を順次エツチングして配線を形成する。第9図
がこのようにし皮形成したバンプおよび配線の断面概略
図である。PIKのエツチングにはヒドラジンとエチレ
ンジアミンの混合液(混合比3ニア)を用い、Cuのエ
ツチングには、亜塩素酸ナトリウム、炭酸アンモニウム
、塩化アンモニウムおよびアンモニヤ水の混合液からな
る周知の腐食液を用い、TIのエツチングにFiEDT
A (エチレンジアミン・テトラアセチックアシド)と
アンモニヤ水および過酸化水素水の混合液による周知の
腐食液を用い友。
が不足して基板との接合作業に不都合を生じる。またバ
ンプ径は200μmを越える値のバンプは本発明の目的
である従来方法よりもパンの密&を上げるという主旨に
そぐわない、tた、バンクが円柱の場合、式1より最大
剪断ひずみは HJ ’式3) となるからバンプ高さは断面積に関係なく高い方がよい
、しかしレーザによるPIK膜の加工性およびメッキ性
からバンプ高さは前述の様に100〜250μmである
ことが望ましい。ついでPIK樹脂層70をエツチング
除去した後、61層78をマスクとして01層77、T
I#76を順次エツチングして配線を形成する。第9図
がこのようにし皮形成したバンプおよび配線の断面概略
図である。PIKのエツチングにはヒドラジンとエチレ
ンジアミンの混合液(混合比3ニア)を用い、Cuのエ
ツチングには、亜塩素酸ナトリウム、炭酸アンモニウム
、塩化アンモニウムおよびアンモニヤ水の混合液からな
る周知の腐食液を用い、TIのエツチングにFiEDT
A (エチレンジアミン・テトラアセチックアシド)と
アンモニヤ水および過酸化水素水の混合液による周知の
腐食液を用い友。
基板への接合は上記Niバンプ801を半田を用いて基
板側ペデスタルに接合した。
板側ペデスタルに接合した。
実施例 2
前記実施例1で示し友ように、厚さ約150μm(2)
PIK樹脂層を形成し九後レーザーによりメッキ用の穴
を開口する替りに、第10図に示すごとく、既に所定の
位置に開口し、開口部内壁および一方の面にCr902
を厚さ115μm蒸着し九厚さ150μmのポリイミド
樹脂フィルム901をPIK溶液99を用いてCr@9
8をバター二/グした後のBt基板上に接着する。その
後PIK99を加熱・硬化する。さらにPIK層9をC
r膜902をマスクとして酸素スパッタリングによって
開口する。つぎKCr膜902および開口部のCr膜9
8をエツチング除去すれば前記第6図と同じ構造を得る
ことができる。この後は実施例1に順する方法で本発明
のバンプ構造が形成できる。5゜ 実施例 3 第11図は前記実施例1および2で述ぺ九バンブの配置
の平面図で、隣接するバンプを等間隔で配置すればバン
プを最も密に配置することができる。
PIK樹脂層を形成し九後レーザーによりメッキ用の穴
を開口する替りに、第10図に示すごとく、既に所定の
位置に開口し、開口部内壁および一方の面にCr902
を厚さ115μm蒸着し九厚さ150μmのポリイミド
樹脂フィルム901をPIK溶液99を用いてCr@9
8をバター二/グした後のBt基板上に接着する。その
後PIK99を加熱・硬化する。さらにPIK層9をC
r膜902をマスクとして酸素スパッタリングによって
開口する。つぎKCr膜902および開口部のCr膜9
8をエツチング除去すれば前記第6図と同じ構造を得る
ことができる。この後は実施例1に順する方法で本発明
のバンプ構造が形成できる。5゜ 実施例 3 第11図は前記実施例1および2で述ぺ九バンブの配置
の平面図で、隣接するバンプを等間隔で配置すればバン
プを最も密に配置することができる。
実施例 4
前記実施例1および2において、メッキにより金属突起
電極を形成する時、第12図に示すとと〈絶縁膜層11
2よゆも厚いメッキを行う、絶縁膜厚さよりも厚いメッ
キ部分は図のごとく横に拡がる。したがってセラミック
基板に接合する際に接合面積が多くなり強度が増す。
電極を形成する時、第12図に示すとと〈絶縁膜層11
2よゆも厚いメッキを行う、絶縁膜厚さよりも厚いメッ
キ部分は図のごとく横に拡がる。したがってセラミック
基板に接合する際に接合面積が多くなり強度が増す。
実施例 5
前記実施例1〜4では突起電極形成のためのマスク材料
として主にPIK樹脂、ボリイiド樹脂等を用い九が、
他の絶縁膜で所望の形状に穿孔でき、電極形成後他の材
料に損傷を与えることなく除去できる材料であればどの
ような材料でも使用できる。たとえばホトレジストでも
よい。
として主にPIK樹脂、ボリイiド樹脂等を用い九が、
他の絶縁膜で所望の形状に穿孔でき、電極形成後他の材
料に損傷を与えることなく除去できる材料であればどの
ような材料でも使用できる。たとえばホトレジストでも
よい。
・ 1第1図は従
来の半田端子電極を有する半導体装置をセラミック基板
に接合した例を示す概略断面図、第2図は本発明の一実
施例としての金属端子電極を有する半導体装置の概略断
面図、第3図〜第z図は本発明の半導体装置の製造工程
を示す概/2 略断面図、第1図、第10図および第11図は本発明の
他の実施例による部分的な半導体装置の製造工程を示す
概略断面図および平面図である。 11.21・・・セラミック基板、12.22・・・ペ
デスタル、13.23・・・半田、24・・・金属端子
電極、15.25・・・バンプ下地金属層、17.27
・・・Al配線、16.26・・・絶縁層、18.28
・・・3i基板、31,41,51,61,71,81
゜91・・・第2絶縁層、32,42,52,62゜7
2.82.92・・・At配線、33,43,53゜6
3.73,8.3.93・・・第1絶縁層、s7能動領
域との接続のための開口部%35.45,55゜65.
75,85.95・・・sト基板、46,56゜66.
76.86.96・・・T1%47.57゜67.77
.87.97・Cu層、48.58゜68.78,88
.98・Cr層、59・・・ホトレジスト、60.70
・・・PIK層、601・・・レーザービーム、701
,801・・・Niメッキ層、99・・・PIK、10
2.901・・・PIKフィルム。 902・・・Cr蒸着膜、101・・・バンプ形成孔、
a・・・バンプ間ピッチ、111・・・メッキ金属層、
112・・・絶縁層、113・・・下地金属層、114
・・・層間絶′¥J 1 図 第 z 図 葛3図 ゴ 第 4 図 ■ B 目 7θl 第q図 第1θ図 第 1/ 図 第1z図
来の半田端子電極を有する半導体装置をセラミック基板
に接合した例を示す概略断面図、第2図は本発明の一実
施例としての金属端子電極を有する半導体装置の概略断
面図、第3図〜第z図は本発明の半導体装置の製造工程
を示す概/2 略断面図、第1図、第10図および第11図は本発明の
他の実施例による部分的な半導体装置の製造工程を示す
概略断面図および平面図である。 11.21・・・セラミック基板、12.22・・・ペ
デスタル、13.23・・・半田、24・・・金属端子
電極、15.25・・・バンプ下地金属層、17.27
・・・Al配線、16.26・・・絶縁層、18.28
・・・3i基板、31,41,51,61,71,81
゜91・・・第2絶縁層、32,42,52,62゜7
2.82.92・・・At配線、33,43,53゜6
3.73,8.3.93・・・第1絶縁層、s7能動領
域との接続のための開口部%35.45,55゜65.
75,85.95・・・sト基板、46,56゜66.
76.86.96・・・T1%47.57゜67.77
.87.97・Cu層、48.58゜68.78,88
.98・Cr層、59・・・ホトレジスト、60.70
・・・PIK層、601・・・レーザービーム、701
,801・・・Niメッキ層、99・・・PIK、10
2.901・・・PIKフィルム。 902・・・Cr蒸着膜、101・・・バンプ形成孔、
a・・・バンプ間ピッチ、111・・・メッキ金属層、
112・・・絶縁層、113・・・下地金属層、114
・・・層間絶′¥J 1 図 第 z 図 葛3図 ゴ 第 4 図 ■ B 目 7θl 第q図 第1θ図 第 1/ 図 第1z図
Claims (1)
- 【特許請求の範囲】 1、金属突起電極を有する半導体装置において、該金属
突起電極の断面直径が50〜200μmであり、高さが
100〜2504mの高さ方向に断面積一定の柱状であ
ること10徴とする半導体装置。 2、特許請求の範囲第1項において、III記金属突起
電極が金、銀、銅、ニッケルおよび、パラジウムからな
る金属群より選択した少なくとも一材料からなるか、あ
るいはその他の金属によ秒形成し次金属突起電極の所定
の表面部分を咄記金属群よ抄選択したー材料で被覆して
なることを特徴とする半導体装置。 1 所定の半導体基板上に金属突起電mt−形成させた
半導体装置の製造方法において、前記金属突起電極を形
成するマスクとして該金属突起電極の高さと同程度ある
いはそれ以上の厚さの絶縁j−を形成する工程、骸絶縁
I−の所定の位置にレーザー光を用いて所定の大きさの
孔を穿つ工程を有することを特徴とする半導体装置の製
造方法・ 4、特許請求の範囲第3項において、前記金属突起電極
を形成するマスクとして、所望の位置に開口し、かつ開
口部内壁および片方の面に薄い金属層を形成した絶縁フ
ィルムを該半導体基板の所定の位置にはりつけることを
特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57079958A JPS58197857A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57079958A JPS58197857A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58197857A true JPS58197857A (ja) | 1983-11-17 |
Family
ID=13704810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57079958A Pending JPS58197857A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58197857A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457737A (en) * | 1987-08-28 | 1989-03-06 | Nippon Denso Co | Semiconductor integrated circuit device |
JPH01122128A (ja) * | 1987-11-05 | 1989-05-15 | Fuji Electric Co Ltd | 半導体装置 |
JPH01198017A (ja) * | 1988-02-03 | 1989-08-09 | Casio Comput Co Ltd | ウエハの外部電極形成方法 |
JPH02110948A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びその実装方法 |
JPH0364925A (ja) * | 1989-07-26 | 1991-03-20 | Internatl Business Mach Corp <Ibm> | 集積回路チツプ実装構造及びその形成方法 |
US6867499B1 (en) * | 1999-09-30 | 2005-03-15 | Skyworks Solutions, Inc. | Semiconductor packaging |
JP2013232486A (ja) * | 2012-04-27 | 2013-11-14 | Shinko Electric Ind Co Ltd | 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5238884A (en) * | 1975-09-23 | 1977-03-25 | Mitsubishi Electric Corp | Method of forming bump of flip chips |
JPS5333058A (en) * | 1976-09-09 | 1978-03-28 | Nec Corp | Production of bump type semiconductor device |
-
1982
- 1982-05-14 JP JP57079958A patent/JPS58197857A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5238884A (en) * | 1975-09-23 | 1977-03-25 | Mitsubishi Electric Corp | Method of forming bump of flip chips |
JPS5333058A (en) * | 1976-09-09 | 1978-03-28 | Nec Corp | Production of bump type semiconductor device |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6457737A (en) * | 1987-08-28 | 1989-03-06 | Nippon Denso Co | Semiconductor integrated circuit device |
JPH01122128A (ja) * | 1987-11-05 | 1989-05-15 | Fuji Electric Co Ltd | 半導体装置 |
JPH01198017A (ja) * | 1988-02-03 | 1989-08-09 | Casio Comput Co Ltd | ウエハの外部電極形成方法 |
JPH02110948A (ja) * | 1988-10-19 | 1990-04-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びその実装方法 |
JPH0364925A (ja) * | 1989-07-26 | 1991-03-20 | Internatl Business Mach Corp <Ibm> | 集積回路チツプ実装構造及びその形成方法 |
US6867499B1 (en) * | 1999-09-30 | 2005-03-15 | Skyworks Solutions, Inc. | Semiconductor packaging |
US7192810B2 (en) | 1999-09-30 | 2007-03-20 | Skyworks Solutions, Inc. | Semiconductor packaging |
JP2013232486A (ja) * | 2012-04-27 | 2013-11-14 | Shinko Electric Ind Co Ltd | 接続構造体、配線基板ユニット、電子回路部品ユニット、及び電子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742023A (en) | Method for producing a semiconductor device | |
US6268619B1 (en) | Semiconductor device with high aspect ratio via hole including solder repelling coating | |
US4783722A (en) | Interboard connection terminal and method of manufacturing the same | |
US5503286A (en) | Electroplated solder terminal | |
US4463059A (en) | Layered metal film structures for LSI chip carriers adapted for solder bonding and wire bonding | |
US20030025202A1 (en) | Semiconductor device having an external electrode | |
JP3078646B2 (ja) | インジウムバンプの製造方法 | |
KR20010090777A (ko) | 구리 집적회로에서의 인터커넥션 | |
KR960702179A (ko) | RF 반응 스퍼터된 티타늄 텅스텐과 금을 갖는 마이크로 회로 상호 접속용 전기 이동 방지 금속화 구조(Electromigration Resistant Metallization Structures for Microcircuit Interconnections with RF-Reactively Sputtered Titanium Tungsten and Gold) | |
US5483092A (en) | Semiconductor device having a via-hole with a void area for reduced cracking | |
JPS58197857A (ja) | 半導体装置とその製造方法 | |
KR100418068B1 (ko) | 리드프레임의 제조방법 | |
JPH08264541A (ja) | 半導体装置 | |
US5498572A (en) | Method of manufacturing semiconductor device | |
JP3412969B2 (ja) | 半導体装置及びその製造方法 | |
JP2730492B2 (ja) | 半導体装置 | |
JPH08195397A (ja) | バンプ付き半導体装置およびその製造方法 | |
JPH0697663B2 (ja) | 半導体素子の製造方法 | |
JPS6331138A (ja) | 半導体装置の製造方法 | |
JPS5950544A (ja) | 多層配線の形成方法 | |
JPS62229973A (ja) | 半導体装置 | |
JP4018848B2 (ja) | 半導体装置 | |
JPH01161735A (ja) | 半導体装置 | |
JPH0621058A (ja) | 半導体装置 | |
JP4575928B2 (ja) | 半導体装置 |