JPS5826044B2 - 計算機システム - Google Patents

Description

【発明の詳細な説明】 この発明は計算機システムに関し、特にそれに用いられ
る時計情報の設定手段の改良に関するものである。

従来、計算機システムにおいて、初期プログラムロード
（ＩＮＩＴＩＡＬ ＰＲＯＧＲＡＭＬＯＡＤ 以下
ＩＰＬと略称する）およびプログラムジョブの開始に
当っては、入力装置アドレス、入出力装置の変更、シス
テム日付および時刻、ジョブの開始指定など種々のパラ
メータを、オペレータがコンソール装置を使用して入力
する必要があった。

しかし、近年、システム操作の簡略化自動化の要求が強
まり、ＩＰＬ時の操作も極力簡略化または自動化する必
要にせまられている。

この場合、前記ＩＰＬパラメータの内、システム時刻お
よび日付以外のパラメータは外部記憶媒体にプリセット
しておき、これを読出してＩＰＬ時に使用する方法が考
えられるが、日付および時刻についてはＩＰＬ時の日付
時刻を入力せねばならぬため、どうしてもオペレータが
時計を見てコンソール装置から入力せねばならず、操作
の簡略化。

自動化に当って最大の問題点であった。

この発明の目的とするところは上記の如き問題点を除去
するものであり、日付２時刻情報（時計情報）を自動的
に入力でき、ＩＰＬの自動化が可能となる計算機システ
ムを提供することにある。

しかして、この発明の特長とするところは、無停電電源
によりシステム電源のオン／オフに関係なく計時動作を
行なう時計機構を用意し、同機構の情報をＩＰＬ時に使
用できるようにしたことにある。

また、本発明の他の特長は、上記時計情報を使用するか
否かの切換スイッチを用意し、プログラムデバッグ時等
における特別な時刻を従来通りコンソール装置によって
入力することもできるようにしたことにある。

次に本発明の一実施例につき図面を用いて詳細に説明す
る。

第１図は本発明の一実施例である計算機システムのブロ
ック図である。

監視処理装置１は第１の信号線群すなわちデータバスＢ
ＵＳＯ，アドレスバスＡＤＲＯおよびストローブ５ＴＲ
ＢＯにより、基本処理装置２、主記憶装置３、入出力処
理装置など他の処理装置（図示せず）と接続される。

ストローブ５ＴＲＢＯおよびアドレスバスＡＤＦｔＯは
各処理装置に並列に接続されるが、データバスＢＵＳＯ
は各処理装置にいもづる式に接続され、最終処理装置か
らデータバス帰線ＢＵＳＯＲＴＮが監視処理装置１に帰
される。

監視処理装置１が他の処理装置に情報を書込む場合は、
アドレスバスＡＤＲＯ上に処理装置アドレスと処理装置
内レジスタ（図示せず）アドレスを、データバスＢＵＳ
Ｏに書込み情報を乗せストローブ５ＴＲＢＯをオンとす
る。

ストローブ５ＴＲＢＯオンにより、指定された処理装置
は指定されたレジスタにデータバスＢＵＳＯ上の情報を
書込む。

指定されぬ処理装置はデータバスＢＵＳＯの内容をその
まま次の処理装置に渡す。

監視処理装置１が他の処理装置から情報を読出す場合は
、アドレスバスＡＤＲＯ上に処理装置アドレスと処理装
置内レジスタアドレスを乗せる。

この場合ストローブ５ＴＲＢＯはオフのままである。

指定された処理装置は指定されたレジスタの情報をデー
タバスＢＵＳＯ上に乗せる。

この場合も指定されぬ処理装置はデータバスＢＵＳＯの
内容を通過させるから、結局データバス帰線ＢＵＳＯＲ
ＴＮに指定した処理装置レジスタの内容が読出されるこ
とになる。

他方、監視処理装置１は第２の信号線群すなわちデータ
バスＢＵＳＩ、アドレスバスＡＤＲ１およびストローブ
５ＴＲＢ１により、コンソール装置４、記憶装置または
その他の入出力装置（図示せず）と接続される。

これら第２の信号線群と各入出力装置の間の接続および
書込みおよび読出しの方法は、前記第１の信号線群と各
処理装置め間の接続および書込み読出しの方法とまった
く同一である。

基本処理装置２の内部にはプログラムのために一連の時
計情報を提供する内部時計機構２０がある。

該時計機構２０は一般にＴＯＤ（ＴＩＭＥＯＦ ＤＡ
Ｙ）クロック機構と呼ばれ、ＩＰＬ時オペレータがコン
ソール装置４から入力したシステム日付および時計情報
はこの時計機構２０にセットされる。

通常の計算機システムでは主記憶装置３に格納されたシ
ステムプログラムを基本処理装置２が実行するようにな
っており、基本処理装置２を介したシステムプログラム
の指示により監視処理装置１がまずコンソール装置４か
ら入力された時計情報を第２の信号群を介して読み出し
、第１の信号群を通して主記憶装置３の特定番地に書込
む。

システムプログラムは同番地の日付、時刻情報を内部時
計機構２０にセットする形式（時計情報）に変換した後
、基本処理装置２に対してセット命令を発行する。

基本処理装置２は主記憶装置３から時計情報を読出して
内部時計機構２０にセットし、同機構をセット状態にす
る。

その後、内部時計機構２０はタイミング回路２２からの
タイミングにより計時動作を行うようになっている。

基本処理装置２は主記憶装置３と第３の信号線群Ａで接
続され、主記憶装置３内に格納されたプログラムの読出
しを行えるようなっている。

また、主記憶装置３は第４の信号線群Ｂにより入出力処
理装置またはその他の処理装置に接続され、各入出力装
置に対する情報の読出し書込みができるようになってい
る。

プログラムのロードは上記第４の信号線群Ｂにより、た
とえばディスク装置や磁気テープ装置（共に図示せず）
から主記憶装置３に対して行なわれる。

さて、本発明では上記システム構成に対して、電池６に
て動作する外部時計機構５を用意し、第２の信号線群で
監視処理装置１に接続している。

更に、監視処理装置１には切替スイッチ１０を用意し、
ＩＰＬ時、前記外部時計機構５の情報を使用するか、オ
ペレータがコンソール装置４から時計情報を入力するか
の切替えを行なえるようにしである。

第２図は内部時計機構２０のブロック図である。

通常、カウンタ２１はタイミング回路２２からのタイミ
ングによりカウント動作を行い、カウンタ２１の内容が
時計情報を示すようにしである。

カウンタ２１は本例では４バイトから成り、各バイト０
〜３はアドレス指定できるようになっている。

カウンタ２１への書込み情報はデータバスＢＵＳＯ−Ｉ
Ｎから入力バッファ２３に入り、同バッファ２３からカ
ウンタ２１に送られる。

入力バッファ２３へのセット信号ＳＯおよびカウンタ２
１への書込み信号ＷＯは、アドレスバスＡＤＲＯおよび
ストローブＳＴＲ，ＢＯを入力とするリードライトコン
トローラ２６にてセット信号ＳＯ１書込み信号ＷＯの順
で発生される。

カウンタ２１からの読出し情報は出力バッファ２５に−
旦セットされた後、セレクタ２５でバイト選択されたデ
ータバスＢＵＳＯ−ＯＵＴに送り出される。

出力バッファ２４への読出し信号ＲＯおよびセレクタ２
５へのバイト選択信号ＳＬＯは前述した書込みの場合と
同様に、リードライトコントローラ２６で発生される。

リードライトコントローラ２６からのストップ信号５Ｔ
ＯＰＯはカウンタ２１のカウント動作を停止させるため
の信号である。

また、リードライトコントローラ２６からのセット信号
５ＥＴＯは、基本処理装置２の電源投入時にリセットさ
れ、カウンタ２１への書込みが行われた時セットされる
信号で、基本処理装置２のプログラム動作時検査できる
ようになっている。

第３図はアドレスバスＡＤＲＯに対応するデータバスＢ
ＵＳＯの情報を示している。

本例では、アドレス情報が１６進表示（」メ下アドレス
情報に関しては全て１６進表示とする）で７０〜７７の
場合は読出し動作、アドレス情報が７８〜７Ｆの場合は
書込み動作を行うことを示している。

すなわち、アドレス７８〜７Ｂに対応して、データバス
ＢＵＳＯ−ＩＮにはカウンタ２１への書込み情報バイト
０〜３が乗せられる。

アドレス７Ｃの場合、データバスＢＵＳＯ−ＩＮ上に乗
せられる情報は制御情報であり、ビット毎に意味を持つ
。

すなわち、ビット７のＲＥＡＤはカウンタ２１から出力
バッファ２４への読出し動作を指示し、第２図の読出し
信号ＲＯを発生させる。

ビット４の５ＴＡＲＴ、ビット５の５ＴＯＰはカウンタ
２１のカウント開始および停止を指示するもので、前記
ストップ信号のオフ／オンを制御する。

ビット６のＳＥＴはカウンタ２１がセットされたか否か
判別する前記セット信号５ＥＴＯを発生させるためのも
のである。

これらアドレスＩＣの各制御動作のため、第２図のデー
タバスＢＵＳＯ−ＩＮはリードライトコントローラ２６
にも入力されている。

アドレス７０〜７３を指示すると、データバスＢＵＳＯ
−ＯＵＴ上に出力がバッファ２４の対応するバイト０〜
３が出力される。

このアドレス７０〜７３に対応して前記バイト選択信号
ＳＬＯが各バイトを選択するように出力される。

バイト選択信号ＳＬＯが出力されぬ場合は、データバス
ＢＵＳＯ−ＩＮが選ばれる。

アドレス７４の場合は状態情報が出力される。

すなわち、データバスＢＵＳＯ−ＯＵＴのビット０〜３
には本時計機構のアドレス（０１１１）２、ビット５に
はカウンタ２１が停止していることを表わすストップ信
号５ＴＯＰＯが出力される。

このため、リードライトコントローラ２６からのストッ
プ信号５ＴＯＰＯはセレクタ２５に入力されている。

第４図は外部時計機構５０のブロック図である。

カウンタ５１は通常タイミング回路５２からのタイミン
グでカウント動作を行っており、該カウンタ５１の内容
が時計情報を示すようにしである。

カウンタ５１は本例では４バイトから成り、各バイト０
〜３はアドレス指定できるようになっている。

タイミング回路５２およびカウンタ５１は電池６から給
電を受け、その他の回路は装置より給電されるようにな
っている。

このため、装置電源のオンオフに無関係にカウンタ５１
はカウント動作（計時動作）を続ける。

カウンタ５１への書込み情報はデータバスＢＵＳＩ−Ｉ
Ｎから入力バッファ５３を通してカウンタ５１ヘセツト
され、該カウンタ２１からの読出し情報は出力バッファ
５４にセットされた後、セレクタ５５でバイト選択され
、データバスＢＵＳ１−ＯＵＴ・に出力される。

内部時計機構２０と同様に、リードライトコントローラ
５６にはアドレスバスＡＤＲ１、ストローブ５ＴＲＢＩ
およびデータバスＢＵＳ ＩＩＮが入力され、該コント
ローラ５６からセット信号Ｓ１が入力バッファ５３に、
書込み信号ｗ１およびストップ信号５ＴＯＰ１がカウン
タ５１に、読出し信号Ｒ１が出力バッファ５４に、バイ
ト選択信号ＳＬＩがセレクタ５５に送られており、その
動作もまた、各信号の最後の数字１をＯに置き換えれば
内部時計機構２０の場合と同じである。

ただし、セット信号５ＥＴ１は内部時計機構２０の場合
と異なり、リードライトコントローラ５６からセレクタ
５５−に送られ、データバスＢＵＳ １０ＵＴ上に出力
できるようにしである。

第５図は第３図と同様にアドレスバスＡＤＲＩとデータ
バスＢＵＳ１の情報の関係を示している。

アドレスＦＯ〜Ｆ３の場合、データバスＢＵＳ １０Ｕ
Ｔには出力バッファ５４の対応するバイト０〜３が出力
され、アドレスＦ４の場合は、ビット０〜３に外部時計
機構アドレス（ｉ １ ｉ １ ）２が、またビット５
にはカウンタ５１が停止していることを表わすストップ
信号５ＴＯＰＩが、更にビツトロにはカウンタ５１に情
報がセットされたことを表わすセット信号５ＥＴＩが出
力される。

アドレスＦ８〜ＦＢの場合、アドレスに対応してデータ
バスＢＵＳＩ ＩＮにはカウンタ５１への書込み情報
バイト０〜３が乗せられる。

アドレスＦＣの場合、データバスＢＵＳＩ−ＩＮに乗せ
られる情報は制御情報であり、ビット毎に意味を持つ。

すなわち、ビット７のＲＥＡＤはカウンタ５１から出力
バッファ５４への読出しを指示する。

ビット４の５ＴＡＦｔＴ、 ビット５の５ＴＯＰはカ
ウンタ５１の動作および停止を指示する。

また、ビット６のＳＥＴはカウンタ５１がセットされた
ことを表示するためのものである。

以上の構成の計算機システムにおいて、内部時計機構２
０への時計情報のロードと外部時計機構５への時計情報
のセットは以下の如く行われる。

第６図は内部時計機構２０に対する時計情報のロード時
の動作流れ図である。

計算機システムの電源が投入されると、監視処理装置１
は第２の信号線群に接続されたフロッピディスク装置ま
たはカセットテープ装置などの記憶装置からマイクロプ
ログラム情報を読出し、監視処理装置１自身の初期マイ
クロプログラムロード（ＩＮＩＴＩＡＬＭＩＣＲＯＰＲ
ＯＧＲＡＭ ＬＯＡＤ：ＩＭＰＬと略す）と、第１の
信号線群を通して基本処理装置１および他の処理装置へ
のＩＭＰＬを行なう。

ＩＭＰＬが正常に終了すると、監視処理装置１はまず切
替スイッチ１０の状態を検査する。

そして、もし切替スイッチ１０力咄動側すなわち外部時
計機構５を使用する側にあれば、外部時計機構５に対し
てアドレスバスＡＤＲＩでアドレスＦ４を指定し、デー
タバス帰線ＢＵＳＩ ＲＴＮのビット６（ＳＥＴ）が
１か、すなわち外部時計機構５がセット状態かどうか検
査する。

もし同ビットがセット状態にあれば、アドレスＦＣのビ
ット７（ＲＥＡＤ）を１にしてストローブＳＴＲ，Ｂ１
をオンとし、カウンタ５１の内容を出力バッファ５４に
読出し、その後、順次アドレスＦ８〜ＦＢを指定して、
出力バッファ５４の内容をバイト単位にデータバス帰線
ＢＵＳＩ ＲＴＮ上に読出す。

次に、内部時計機構２０に対し、まずアドレスバスＡＤ
ＲＯのアドレスを７Ｃ，データバスＢＵＳＯ−ＩＮのビ
ット５ （５ＴＯＰ ）を１”にしてストローブＳ Ｔ
ＲＢ Ｏをオンし、カウンタ２１を停止させる。

次に、外部時計機構５から読出した時計情報をデータバ
スＢＵＳＯ−ＩＮにバイト単位で順次乗せ、アドレスも
同期させて７８〜７Ｂと順次切替えて指定し、ストロー
ブ５ＴＲＢＯをバイト毎にオンオフさせる。

以上の動作により、カウンタ２１に時計情報が全てロー
ドされた後、アドレスをＩＣにし、データバスのピッｉ
４（５ＴＡＲＴ）、およびビット６（ＳＥＴ）を１に
してストローブ５ＴＲＢＯをオンにし、内部時計機構２
０をセット状態（スタート状態）とし、カウンタ２１の
計時動作を開始させる。

前記切替スイッチ１０が自動側でない場合または外部時
計機構５がセット状態でない場合は、内部時計機構２０
への時計情報のロードは行わず、ＩＭＰＬ終了後ただち
に監視処理装置の制御プログラム動作を開始する。

第７図は外部時計機構５へ時計情報をストアする場合の
動作流れ図である。

システムのＩＭＰＬ動作が終了すると、基本処理装置２
はＩＰＬ動作を開始する。

ＩＰＬ動作の途中で、主記憶装置に格納されたシステム
プログラムは内部時計機構２０の状態を前記セット信号
５ＥＴＯを使って検査する。

もし内部時計機構２０がセット状態でなければ、システ
ムプログラムはコンソール装置４に対して時計情報を入
力する旨のメツセージを表示する。

オペレータがコンソール装置４から日付および時刻情報
を入力し、割込みキーを押下すると、システムプログラ
ムは入力された日付および時刻情報を読取り、時計機構
にセットできる形式に変換した後、基本処理装置２に対
して５ＥＴＣＬＯＣＫに命令を発行する。

なお、システムプログラムの各命令は基本処理装置２が
主記憶装置３から第３の信号群Ａを介して読み取り実行
する。

また、コンソール装置４の入出力情報は基本処理装置１
の指令に基づいて、第１および第２の信号群を介して監
視処理装置１と主記憶装置３の間でやりとりされる。

ＳＥＴ ＣＬＯＣＫ命令が発行されると、基本処理装
置１は内部時計機構２０に対し、監視処理装置１が第１
の信号群を使用して時計情報をロードしたとまったく同
一の方法でコンソール装置４から入力され、変換された
時計情報をセットする。

すなわち、この場合は基本処理装置２が第１の信号群す
なわちアドレスバスＡＤＲＯ、データバスＢＵＳＯおよ
びストローブ５ＴＲＢＯを制御することになる。

その動作順序は第７図に示す如く、内部時計機構２０を
まずストップ状態とし、カウンタ２１に時計情報をセッ
トし、その後、内部時計機構２０をセットおよびスター
ト状態とする。

基本処理装置２による内部時計機構２０へのセットが完
了すると、動作は監視処理装置１の動作に移る。

基本処理装置２から監視処理装置１への動作の移行は、
基本処理装置２内の特定レジスタの特定ビットをセット
することで行われる。

監視処理装置１は常に上記レジスタのビットを監視し、
同ビットが１１１ Ｉ＋の時、指示された動作を実行し
、動作終了後同ビットを０１１にする。

基本処理装置２は同ビットがＯ″になったことで監視処
理装置１の動作終了を知り、次の命令実行に移ることが
できる。

以上に示す手順で監視処理装置１に動作が移されると、
監視処理装置１は内部時計機構２０の情報を読出す。

すなわち、アドレスバスＡＤＲＯのアドレスを７Ｃとし
、データバスＢＵＳＯＩＮのビット７ （ＲＥＡＤ）を
１にしてストローブ５ＴＲＯＢＯをオンとする。

カウンタ２１の内容は出力バッファ２４に読出されるか
ら、その後、アドレス７０〜７３を順次指示して出力バ
ッファ２４の各バイトを読出す。

次に監視処理装置１は外部時計機構５に対するストア動
作を行なう。

すなわち、まずアドレスバスＡＤＲＩにてアドレスＦＣ
を指示し、データバスＢＵＳ １のビット５ （５ＴＯ
Ｐ）を′１″にしてストローブ５ＴＲＢＩをオンにし、
カウンタ５１をストップ状態にする。

次にデータバスＢＵＳＩに内部時計機構２０から読取っ
た時計情報をバイト毎に乗せ、これに同期させてアドレ
スをＦ８〜Ｆ９と順次切替え、バイト毎にストローブ５
ＴＦ（Ｂｌをオンオフさせ、カウンタ５１に時計情報を
ストアする。

最後にアドレスＦＣ、データビット４（ＳＴＡＦｔＴ）
および６（ＳＥＴ）を指示し、ストローブ５ＴＦｔＢ１
をオンして外部時計機構５をセットおよびスタート状態
にする。

この後、動作は基本処理装置２に移され、同処理装置２
はＳＥＴ ＣＬＯＣＫ命◆を終了させ、必要なＩＰＬ
パラメータをプリセットした場所から取り込み、システ
ムファイルイニシャライズ等のプログラムジョグを開始
する。

このようにして内部時計機構２０がセット状態にない場
合は、コンソール装置４から入力した日付２時刻が内部
時計機構２０にセットされ、同一時計情報が外部時計機
構５にストアされる。

もし内部時計機構２０がセット状態にある場合は、シス
テムプログラムは同機構２０の内容を読み出し、日付２
時刻の形式に変換してコンソール装置４に出力し、その
ままＩＰＬパラメータの取込み動作に移る。

ただし、この時迄にオペレータがコンソール装置４の特
定割込キーを押していれば、システムプログラムはこれ
を検出し、コンソール装置４に時計情報を入力する旨の
メツセージを出力し、以下、前記の動作順序で内部時計
機構２０のセットおよび外部時計機構５０へのストアが
行われる。

従って、内部時計機構２０がセット状態にあっても、改
めて日付２時刻の再設定が可能となる。

以上述べた如き構成であるから、本発明にあっては計算
機システムにおけるＩＰＬ操作の簡略化または自動化が
可能になると言う効果を得ることができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す計算機システムのブロ
ック図、第２図は内部時計機構のブロック図、第３図は
内部時計機構に対するアドレスとデータの対応を示す図
、第４図は外部時計機構のブロック図、第５図は外部時
計機構に対するアドレスとデータの対応を示す図、第６
図は内部時計機構に時計情報をロードする場合の動作流
れ図、第７図は外部時計機構に時計情報をストアする場
合の動作流れ図である。 １・・・・・・監視処理装置、２・・・・・・基本処理
装置、３・・・・・・主記憶装置、４・・・・・・コン
ソール装置、５・・・・・・外部時計機構、１０・・・
・・・切替スイッチ、２０・・・・・・内部時計機構、
２１，５１・・・・・・カウンタ、２２゜５２・・・・
・・タイミング回路、２３，５３・・・・・・入力バッ
ファ、２４，５４・・・・・・出力バッファ、２５゜５
５・・・・・・セレクタ、２６，５６・・・・・・リー
ドライトコントローラ、６・・・・・・電池。

Claims (1)

【特許請求の範囲】
1. １ 監視処理装置に第１の信号線群を通して内部時計機
   構を含む基本処理装置、主記憶装置およびその他の処理
   装置を接続するとＳもに、前記監視処理装置に第２の信
   号線群を通してコンソール装置、外部記憶装置およびそ
   の他の入出力装置を接続し、前記監視処理装置によりシ
   ステムの初期設定、異常監視、システム操作を行うよう
   にした計算機システムにおいて、無停電電源により常時
   計時動作を行う外部時計機構を前記第２の信号線群に接
   続し、かつ前記監視処理装置に切替スイッチを付加し、
   前記切換スイッチの状態と前記コンソール装置またはシ
   ステムプログラムからの指示により、前記第１および第
   ２の信号線群を通して前記外部時計機構および前記内部
   時計機構間の情報の転送を可能としたことを特徴とする
   計算機システム。