JPS58211225A - 計算機システムにおける初期化制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は計算機システムにおける初期化制御方式に関す
る・ 〔発明の技術的背景とその問題点〕 通常、計算機システムは第１図の様に構成される。

図において１は、システムの中枢をなすＣＰＵテ＃！０
、ＤＭＡパス２を介して主メモリ３と接続される。ＤＭ
Ａパス２には他にＤＭＡチャネル４を介して各種高速入
出力装置（図示せず）が接続さ扛る。５は入出力パスで
あυ、該入出カッぐス５には入出力コントローラ６を介
して比較的低速な入出力装置（図示せず）が接続される
。

この様なシステム構成においで、従来は電源投入時、あ
るいは外部からのイニシャライズの指定がＣＰＵ　１に
知らされ、ＣＰＵ　１は、自分自身の初期化を行うと同
時に、入出カッ々ス５、ＤＭＡパス２にクリア信号を送
出し、各インタフェイスの初期化を行っていた。このク
リア信号は、一定の時間幅をもったもので、この期間内
に初期化を行っていた。

しかしながら昨今、各インタフェイスはインテリジエン
シイをもちマイクロプロセッサ等で制御を行うようにな
シ、従来のように、クリア信号によって、制御フリ、デ
フロップをリセットするだけではなく、マイクロプロセ
ッサによυそのインターフェース内の初期化を行うよう
になってきた。その結果、クリア信号だけでは、制御フ
リップフロップしかリセットすることができず、クリア
が解除されてから、インターフェース内のマイクロプロ
セッサが動作して初期化を行うため、クリア信号が解除
されてからＣＰＵが動作するまでに外部インタフエイが
初期化されておらず動作に不具合が生じる欠点があった
。さらに、ＣＰＵ以外のインターフェースが動作する場
合においても、同じことがいえる。

〔発明の目的〕

本発明は上記欠点に鑑みてなされたものであシ、初期化
完了信号が伝播する制御信号ラインを１本増設すること
によｐ、ＣＰＵを含め、システム内の各インターフェー
スが電気的に動作可能な状態を知り、各インターフェー
スの初期化後の動作においても支障のない、計算機シス
テムにおける初期化制御方式を提供することを目的とす
る。

〔発明の概要〕

本発明は、初期化完了信号が伝播さｎる制御信号ライン
を１本増設する他、各インターフェースに下記（１）〜
（４）を内蔵させることによシ、インターフェース間の
ハードウェアに初期化のための動作上のズレを生じさせ
ることなく誤動作を防止することができる。

（１）　　自身が属するインターフェースの初期化完了
を記憶し、電源投入時もしくは外部からの初期化指定時
発生するクリア信号によってセットされるフリップフロ
ップ、 （２）　　フリップフロップによυ得ら肛る出力を初期
化完了ノ々ス信号としてパス上に出力する第１のダート
、 ′３）　　パスを介して得られる初期化完了パス信号を
入力する第２のダート、 （４）　　自身が属するインターフェースの初期化完了
後、フリ、デフロップをセットし第２のダートヲ介して
得られる初期化完了パス信号の状態を判別する制御回路
、 〔発明の実施例〕 以下、第２図以降を使用して本発明に関し詳細に説明を
行う。

第２図は本発明実施例を示すブロック図である。図では
本発明と関係する部分のみ抽出して示しである。

図において、１１はＣＰＵ、　１２ｔｉＣＰＵ　ｆ　１
の持つパス（ＤＭＡ　／Ｊス、入出力パス）に接続され
ているＤＭＡチャネルあるいは入出力インターフェース
を示す。１３はＣＰＵ　Ｉ　Ｊから発せられるクリア信
号が伝播する制御信号ライン、１４は後述する初期化完
了信号が伝播する双方向の制御信号パスラインである。

１５．１６Ｖｉそ扛ぞｎ外部イニシャライズトリガ信号
、電源ＯＮ信号が伝播する制御信号ラインであシ、両者
ともオアダート１１５へ供給される。オアダート１１５
の出力は制御回路１１１へ供給される。制御回路１１１
は上記制御信号ライン１５．１６を伝播する信号によ勺
制御信号ライン１３に対しクリア信号を送出し、制御信
号パスライン１４を伝播する初期化完了信号を監視し、
同時に自身が初期化終了時、自身で持つ初期化完了フリ
ップフロップ１１２をセットする。１１２は初期化完了
フリップフロップであり、上記制御回路１１ノより信号
ライン１１４を介して伝播する信号がセット入力端子Ｓ
へ、クリア信号ライン１３を介して伝播するクリア信号
がリセット入力端子Ｒに供給され、そのＱ出力をドライ
バ／レシーバ１１３を介して制御信号パスライン１４へ
送出する。

一方、ＤＭＡチャネルあるいは入出力インターフェース
１２内にも上述と同様の制御回路１２１、フリップフロ
ップ１２２、Ｐライパ／レシーバ１２３が内蔵される。

但し、制御回路１２１は制御信号パスライン１４伝播す
る初期化完了信号を監視し、同時に自身が初期化完了時
、信号ライン１２４を介して初期化完了フリップフロッ
プ１２２をセットする信号を送出するものである。

第３図は本発明の動作を示すフローチャートである。

図において、第２図と同一番号の付されであるのは第１
回と同様の信号ラインあるいはブロックを示すため、こ
こでの説明は重複を避ける意味で省略する。

尚、図中人の区間は初期化期間、Ｂの区間は初期化が完
了し、動作可能な期間を示す。

以下、第３図のタイミングチャートを使用して本発明実
施例（第２図）の動作につき詳細に説明する。

まず外部から信号ライン１５乃至１６を介してシステム
イニシャライズのためのトリが信号が、ＣＰＵ　１１に
入力される。このことによシＣＰＵ　１１はクリア信号
ライン１３に対し、ある時間幅のクリア信号を送出する
。このクリア信号ライン１３を伝播するクリア信号によ
って、ＣＰＵ１１、各インターフェース１２に内蔵され
た初期化完了フリップ１１２，１２２がリセットされる
。ＣＰＵ　１１　、各インターフェース１２は、内蔵す
る制御回路１１１．１２１にょシ各自、初期化を行い終
了したならば、自身で持つ初期化完了フリップフロップ
１１２．１！２をセットする。

ＣＰＵ±Ｊ１各インターフィンターフエース１２初期化
が完了したならば、制御回路１１１゜１２１によシ初期
化完了信号ライン１４を伝播する初期化信号を監視する
。全てのインターフェースが、初期化を完了すると初期
完了信号ライン１４を伝播する初期化完了信号が１”に
なシ、各インターフェースは、相互に電気的に動作可能
な状態となシ、動作を開始する。

〔発明の効果〕

以上説明の如く本発明によれば、初期化完了信号をか伝
播される制御信号ラインーｔｉ本増設することによシ、
システム内の各インターフェースが、電気的に動作可能
な状態を知ることができ、ＣＰＵとインターフェース間
、各インターフェース間の初期化後の動作におｈでハー
ドウェア間の動作にいずれが生じないので、誤動作を防
ぐことができる。

【図面の簡単な説明】

第１図は通常の計算機システムの構成例を示すブロック
図、第２図は本発明の実施例を示すブロック図、第３図
は本発明の動作を示すタイミングチャートである。 １ノ・・・ｃｐｕ、ｉ２・・・インターフェース、１３
・・・クリア信号ライン、１４・・・制御信号（初期化
完了）・々スライン、１１１，１２１・・・制御回路、
１１２．１２２・・・初期化完了クリ、！７０ッデ。 出願人代理人　　弁理士　鈴　江　武　彦１Ｎ　１図 慎　２図

Claims (1)

【特許請求の範囲】
1. 自身が属するインターフェースの初期化完了を記憶し、
   電源投入時もしくは外部からの初期化指定時発生するク
   リア信号によってリセットさ九るフリップ７０ツデと、
   このフリップ７日、デによシ得られる出力を初期化完了
   パス信号としてパス上に出力する第１のダートと、上記
   パスを介して得られる初期化完了パス信号を入力する第
   ２のダートと、自身が属するインターフェースの初期化
   完了後、上記フリップフロップをセットし上記第２のｒ
   −）を介して得られる初期化完了パス信号の状態を判別
   する制御回路とを各インターフェース毎有し、上記制御
   回路による判別結果に基づいて動作を開始することを特
   徴とする計算機システムにおける初期化制御方式・