JPS59136826A - 電子計算機のリセツト方式 - Google Patents

電子計算機のリセツト方式

Info

Publication number
JPS59136826A
JPS59136826A JP58011648A JP1164883A JPS59136826A JP S59136826 A JPS59136826 A JP S59136826A JP 58011648 A JP58011648 A JP 58011648A JP 1164883 A JP1164883 A JP 1164883A JP S59136826 A JPS59136826 A JP S59136826A
Authority
JP
Japan
Prior art keywords
computer
reset
signal line
signal
service processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58011648A
Other languages
English (en)
Inventor
Tamotsu Asahina
朝比奈 保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP58011648A priority Critical patent/JPS59136826A/ja
Publication of JPS59136826A publication Critical patent/JPS59136826A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、電子計算機の内部状態を初期化するための
リセットの方式に関するものである。
〔従来技術〕
従来のリセット方式は2次のように行なわれていた。第
1図にそって説明する。図において、(1)はサービス
・プロセッサ、(2)は計算機本体、(11o)は計算
機をリセットするための信号を伝える信号線、(111
)はサービス・プロセッサをリセットするだめの信号線
、  (112)はサービス・プロセッサに伝えられた
リセット信号を計算機本体に伝達するための信号線、 
 (113)はサービス・プロセッサと計算機本体との
間で情報交換を行うためのバス上の信号線、  (11
4)は計算機本体をリセットするための信号線である。
次に動作について説明するっ信号線(110)を伝って
サービス・プロセッサ(1)に伝えられるリセット信号
は、サービス・プロセッサ自身の初期化を行うリセット
信号線(111)と計算機本体にリセット指示をするだ
めの信号線(112)とに伝えられる。
サービス・プロセッサ(1)は信号線(111)からの
リセット信号を受けつけると、内部の7リツプ・フロッ
プの状態を初期化するとともに、マイクロプロセッサの
初期化を行、い、ゼロ番地からのマイクロプログラムを
実行する。信号線(112)は、リセット信号を受ける
とサービス・プロセッサ(1)と計算機本体(2)t″
つなぐバス上の信号線(115)を誘起し、計算機本体
をリセットするために信号線(114)にリセット信号
を発生させる。
計算機本体(2)は、信号線(114)からのリセット
信号を受付けると、システムとして定義されている内容
に従がって内部状態を初期化する。
従来のリセット方式は以上のように構成されているので
、リセット信号が不成功に終った場合。
もう一度リセット動作を行うためには、何らかの手段、
たとえば、操作員が電源スィッチをOFF した後、再
びONするというような事により、信号線(110)に
もう一度リセット信号を発生させる必要があった。
〔発明の概要〕
この発明は、上記のような従来のものの欠点を除去する
ためになされたもので、サービス・プロセッサ(1)よ
シ、計算機本体(2)ヘリセットを指示するだめの信号
線(112)の駆動を、信号線mo)から伝わってくる
リセット信号とは別に、サービス・プロセッサ(1)に
よシ制御可能な信号からも発生させることができるよう
にすることにより、信号線(110)からのリセット信
号を再度発生させなくても、計算機本体(2)のリセッ
ト動作が行なえるようにしたものである。
〔発明の実施例〕
以下、この発明の一実施例を図について説明する。
第2図において、(1)はサービス・プロセッサ。
0〔はサービス・プロセッサ(1)の中のマイクロ・プ
ロセッサのデータバスにつながるクリップ・フロしプ、
aυはORゲート、(110)はリセット信号線。
(111)はサービス・プロセッサをリセットするため
の信号線、  (112)は計算機本体ヘリセットを伝
達するだめの信号線、  (120)はフリップ・フロ
ップQ1により制御される信号線、  (121)は信
号線(112)と信号線(120)をORした信号線で
ある。
第3図は、サービス・プロセッサ(1)のマイクロ・プ
ログラムの動作を記述したものである。
信号線(110)からのサービス・プロセッサへのリセ
ット信号により起動されたマイクロ・プログラムは、計
算機本体のリセット動作が成効したかどうか監視する(
ステップ200)。リセット動作が不成功だった場合、
リトライ回数の妥当性をチェックする(ステップ201
)。リトライ回数が既定値をオーバーした場合は固定障
害であると見なして、計算機の立上げをあきらめる(ス
テップ204)。リトライ回数がオーバーしていない場
合。
計算機本体ヘリセット指示を出す(ステップ202)。
これは次のようにして行う。サービス・プロセッサのマ
イクロプログラムは、フリップ・70ツブOIを既定時
間セットすることにより、信号線(120)にパルス信
号を発生させる。この信号は。
信号WII(121)を伝って計算機本体に伝達され、
信号線(110)から伝えられたリセット信号と同じよ
うに、計算機本体のリセット動作を起動する。サービス
・プロセッサのマイクロ・プロメラムは。
リトライカウントを+1しくステップ203)、計算機
本体のリセットが成功するかどうか監訳するステップに
戻る(ステップ200)。
なお上記実施例では2、リセットが不成功に終る原因が
固定的であるが間欠的であるかを判定するために、マイ
クロ・プロセッサからのリセットではサービス・プロセ
ッサ自身はリセットの対象からはずしたが、ORゲー)
Qlを信号線(110)を取り込んだ直後に置く事によ
り、サービス・プロセッサをも含んだリセット動作を行
なわせても良い。
〔発明の効果〕
以上のように、この発明によれば、計算機のリセット動
作が、サービス・プロセッサからも起動できるように構
成したので、リセット動作が失敗した場合でも、操作員
の手をわずられせることなくリトライできるので、シス
テム運転が容易になるとともに9間欠障害によるシステ
ムの運転不能時間を減らすことができるという効果があ
る。
【図面の簡単な説明】
第1図は従来のリセット動作で、リセット信号の伝わり
方を示す系統図、第2図はこの発明の一実施例によるリ
セット動作を示す論理図、第3図はこの発明の一実施例
によるリセット動作を示す概略流れ図である。 図中、(1)・・・サービス・プロセッサ、(2)・・
・計算機本体、  (110)、(111)、(112
)、  および(114)・・・信号線、  (113
)・・・バス信4J、 (In・・・フリップ・フロッ
プ、Qυ・・・ORゲート。 代理人 葛野信− 第35図

Claims (1)

    【特許請求の範囲】
  1. データの格納及び処理を行う計算機本体と、この計算機
    本体とは別のプロセッサを有し、計算機本体の監視・制
    御、操作員との情報交換を実行するサービス・プロセッ
    サとを有する電子計算機において、電源投入時などに各
    プロセッサを初期化するために行なわれるリセット動作
    が、サービス・プロセッサを含む計算機全体に渡るもの
    と、サービス・プロセッサを除く計算機部分に渡るもの
    との2種類が発生可能であることを特命とする電子計算
    機のリセット方式。
JP58011648A 1983-01-27 1983-01-27 電子計算機のリセツト方式 Pending JPS59136826A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58011648A JPS59136826A (ja) 1983-01-27 1983-01-27 電子計算機のリセツト方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58011648A JPS59136826A (ja) 1983-01-27 1983-01-27 電子計算機のリセツト方式

Publications (1)

Publication Number Publication Date
JPS59136826A true JPS59136826A (ja) 1984-08-06

Family

ID=11783766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58011648A Pending JPS59136826A (ja) 1983-01-27 1983-01-27 電子計算機のリセツト方式

Country Status (1)

Country Link
JP (1) JPS59136826A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007126066A (ja) * 2005-11-07 2007-05-24 Nippon Eisei Center:Kk 開閉式テント

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007126066A (ja) * 2005-11-07 2007-05-24 Nippon Eisei Center:Kk 開閉式テント

Similar Documents

Publication Publication Date Title
US6948010B2 (en) Method and apparatus for efficiently moving portions of a memory block
US4680581A (en) Local area network special function frames
CA1102004A (en) Data processing interrupt apparatus
JPS61163447A (ja) 非作動状態検出装置
US5321830A (en) Reset method when adaptor module is faulty and computer system executing same
JPS59136826A (ja) 電子計算機のリセツト方式
CN112433968B (zh) 一种控制器共享同步方法和装置
JP3001818B2 (ja) マルチプロセッサ立ち上げ管理装置
JP2998804B2 (ja) マルチマイクロプロセッサシステム
JPS6363935B2 (ja)
JPH09198334A (ja) データ伝送システムの障害管理方法
JP2676609B2 (ja) データ伝送方式
JPS5911927B2 (ja) アドレス障害処理方式
JP2770494B2 (ja) 二重化制御ユニット
JPS5936306B2 (ja) 計算機システムの診断方式
JPH05219201A (ja) 電子交換機の再開処理方式
JPS62212865A (ja) マルチプロセツサ制御方式
JP3071744B2 (ja) 診断処理システム
JPH03101448A (ja) 従局の制御装置
JPS628830B2 (ja)
JPH10143393A (ja) 診断処理装置
JPS61221850A (ja) 再初期プログラムロ−デイング方式
JPS6211943A (ja) 診断方式
JP2000330798A (ja) 割込制御装置および割込制御検証方法
JPH05233576A (ja) 二重システム