JPH03224048A - 転送中断通知方法 - Google Patents
転送中断通知方法Info
- Publication number
- JPH03224048A JPH03224048A JP2019430A JP1943090A JPH03224048A JP H03224048 A JPH03224048 A JP H03224048A JP 2019430 A JP2019430 A JP 2019430A JP 1943090 A JP1943090 A JP 1943090A JP H03224048 A JPH03224048 A JP H03224048A
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- transfer
- section
- interval
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000012544 monitoring process Methods 0.000 claims abstract description 15
- MHABMANUFPZXEB-UHFFFAOYSA-N O-demethyl-aloesaponarin I Natural products O=C1C2=CC=CC(O)=C2C(=O)C2=C1C=C(O)C(C(O)=O)=C2C MHABMANUFPZXEB-UHFFFAOYSA-N 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000012806 monitoring device Methods 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
例えば、ダイレクト・メモリ・アクセス・コントローラ
部を用いて入出力部とメモリ部との間でデータ転送する
際に使用する転送中断通知方法に関し、 データ転送が中断した時、プロセッサ部がすぐに認識で
きる様にすることを目的とし、 プロセッサ部、メモリ部、ダイレクト・メモリ・アクセ
ス・コントローラ部、入出力部が共通バス（７）を介し
て相互に接続されており、該入出力部がデータ転送を要
求するダイレクト・メモリ・アクセス要求信号を送出し
た時、該ダイレクト・メモリ・アクセス・コントローラ
部は該ダイレクト・メモリ・アクセス要求信号を受信し
て該プロセッサから該共通ハスの使用権を得た後、該入
出力部とメモリ部との間のデータ転送を行うデータ転送
システムにおいて、該ダイレクト・メモリ・アクセス要
求信号の発生間隔を監視する間隔監視タイマを設け、該
間隔監視タイマは該発生間隔が所定時間以上であること
を検出した時、該プロセッサ部にデータ転送中断を通知
する様に構成する。
部を用いて入出力部とメモリ部との間でデータ転送する
際に使用する転送中断通知方法に関し、 データ転送が中断した時、プロセッサ部がすぐに認識で
きる様にすることを目的とし、 プロセッサ部、メモリ部、ダイレクト・メモリ・アクセ
ス・コントローラ部、入出力部が共通バス（７）を介し
て相互に接続されており、該入出力部がデータ転送を要
求するダイレクト・メモリ・アクセス要求信号を送出し
た時、該ダイレクト・メモリ・アクセス・コントローラ
部は該ダイレクト・メモリ・アクセス要求信号を受信し
て該プロセッサから該共通ハスの使用権を得た後、該入
出力部とメモリ部との間のデータ転送を行うデータ転送
システムにおいて、該ダイレクト・メモリ・アクセス要
求信号の発生間隔を監視する間隔監視タイマを設け、該
間隔監視タイマは該発生間隔が所定時間以上であること
を検出した時、該プロセッサ部にデータ転送中断を通知
する様に構成する。
本発明は、例えば、ダイレクト・メモリ・アクセス・コ
ントローラ部を用いて入出力部とメモリ部との間でデー
タ転送する際に使用する転送中断通知方法に関するもの
である。
ントローラ部を用いて入出力部とメモリ部との間でデー
タ転送する際に使用する転送中断通知方法に関するもの
である。
一般に、入出力制御方式をプロセッサ部（以下。
ＣＰＵと省略する）と入出力動作の関係で捉えた場合、
プログラム制御とダイレクト・メモリ・アクセス方式（
以下、 ＤＭＡと省略する）がある。
プログラム制御とダイレクト・メモリ・アクセス方式（
以下、 ＤＭＡと省略する）がある。
前者はＣＰＵの命令プログラムにより、直接入出力部と
データをやりとりする制御方式であるが、システム効率
が著しく低下する。
データをやりとりする制御方式であるが、システム効率
が著しく低下する。
後者は人出力部とメモリ部との間のデータ転送をＣＰＵ
動作とは独立して行う機構、即ちダイレクト・メモリ・
アクセス・コントローラ部（以下。
動作とは独立して行う機構、即ちダイレクト・メモリ・
アクセス・コントローラ部（以下。
ＤＭＡＣと省略する）を装備する制御方式で、多くのＣ
ＰＵシステムに用いられている。
ＰＵシステムに用いられている。
ここで、ＤＭＡＣを用いてデータ転送中に入出力部に障
害が発生してデータ転送が中断した時、ＣＰＵがすぐに
認識できる様にすることが必要である。
害が発生してデータ転送が中断した時、ＣＰＵがすぐに
認識できる様にすることが必要である。
第→図は従来例のブロック図を示す。以下、回線を介し
て入出力部４に接続された監視装置（図示せず）からデ
ータをＣＰＵ側に送出するとして動作を説明する。
て入出力部４に接続された監視装置（図示せず）からデ
ータをＣＰＵ側に送出するとして動作を説明する。
先ず、監視装置はＣＰＵ １に対してデータ送出の希望
を送出する。ＣＰＵは送出許可を監視装置に通知すると
共に、ＤＭＡＣ３に対して監視装置からのＡバイトのデ
ータをメモリ部２に転送させる為のＤＭＡ転送情報を送
出する。
を送出する。ＣＰＵは送出許可を監視装置に通知すると
共に、ＤＭＡＣ３に対して監視装置からのＡバイトのデ
ータをメモリ部２に転送させる為のＤＭＡ転送情報を送
出する。
一方、入出力部４には回線を介して９例えば６４Ｋｂ／
ｓのデータがバースト的に入力するので、８ビツトのデ
ータを格納するとダイレクト・メモリ・アクセス要求信
号（以下、 ＤＲＱ信号と省略する）をＤＭＡＣに送出
する。そこで、ＤＭＡＣはＣＰＵから共通バスの使用権
を得た後、格納した８ビツトのデータをメモリ部２に転
送する。
ｓのデータがバースト的に入力するので、８ビツトのデ
ータを格納するとダイレクト・メモリ・アクセス要求信
号（以下、 ＤＲＱ信号と省略する）をＤＭＡＣに送出
する。そこで、ＤＭＡＣはＣＰＵから共通バスの使用権
を得た後、格納した８ビツトのデータをメモリ部２に転
送する。
以後、入出力部はデータが８ビツト格納される度にＤＲ
Ｑ信号を送出し、ＤＭＡＣはその度に共通バスの使用権
を得て、データをメモリ部に転送する。
Ｑ信号を送出し、ＤＭＡＣはその度に共通バスの使用権
を得て、データをメモリ部に転送する。
そして、ＤＭＡＣはＡバイトのデータを転送したらＣＰ
Ｕに対して転送終了を通知する。
Ｕに対して転送終了を通知する。
ここで、ＤＭＡ転送が入出力部の障害で中断した時の通
知方法として下記の方法があった。
知方法として下記の方法があった。
（１） ソフトタイマを持つ方法
これは、全データのＤＭＡ転送終了時間よりも充分大き
なソフト制御のタイマ機能をプログラム中に組み込む。
なソフト制御のタイマ機能をプログラム中に組み込む。
例えば、上記の様にＣＰＵがＤＭＡＣに対してＤＭＡ転
送情報を送出した時にこのタイマを起動する。
送情報を送出した時にこのタイマを起動する。
一方、全データのＤＭＡ転送終了時にはＤＭＡＣから終
了通知が割込みとしてＣＰＵに送出されるが、この通知
でソフトタイマがリセットされる。
了通知が割込みとしてＣＰＵに送出されるが、この通知
でソフトタイマがリセットされる。
しかし、この通知が発生する前にソフトタイマがオーバ
フローすれば、ＣＰＵは入出力部に障害が発生したこと
を認識する。
フローすれば、ＣＰＵは入出力部に障害が発生したこと
を認識する。
ここで、ＤＭＡ転送終了時間は〔（回線速度×データ量
）十余裕〕である。
）十余裕〕である。
しかし、この方法はＣＰＵが入出力部の障害を認識でき
るのは障害が発生した時点ではなく、上記の転送終了時
間を経過した後（例えば、数秒）である。
るのは障害が発生した時点ではなく、上記の転送終了時
間を経過した後（例えば、数秒）である。
（２）入出力部に障害検出回路を持つ方法これは入出力
部の中に障害検出回路を持ち、データのＤＭＡ転送中に
入出力部に障害が発生した場合、ＣＰＵにその旨を割込
みにより通知する方法である。この方法では、入出力部
の障害をＣＰＵはリアルタイムで認識できるが、入出力
部内の障害が発生する頻度が高い部分、全てに障害検出
回路を設けなければならない。
部の中に障害検出回路を持ち、データのＤＭＡ転送中に
入出力部に障害が発生した場合、ＣＰＵにその旨を割込
みにより通知する方法である。この方法では、入出力部
の障害をＣＰＵはリアルタイムで認識できるが、入出力
部内の障害が発生する頻度が高い部分、全てに障害検出
回路を設けなければならない。
従って、（１）項の方法はＣＰＵが入出力部の障害をリ
アルタイムに認識することができないと云う問題があり
、（２）項の方法は障害をリアルタイムに認識しようと
すると入出力部の回路規模が大きくなると云う問題があ
る。
アルタイムに認識することができないと云う問題があり
、（２）項の方法は障害をリアルタイムに認識しようと
すると入出力部の回路規模が大きくなると云う問題があ
る。
本発明はデータ転送が中断した時、プロセッサ部がすぐ
に認識できる様にすることを目的とする。
に認識できる様にすることを目的とする。
第１図は本発明の原理ブロック図を示す。
図中、６はダイレクト・メモリ・アクセス要求信号（Ｄ
ＲＱ信号）の発生間隔を監視する間隔監視タイマである
。
ＲＱ信号）の発生間隔を監視する間隔監視タイマである
。
この間隔監視タイマはＤＲＱ信号の該発生間隔が所定時
間以上であることを検出した時、該プロセッサ部にデー
タ転送中断を通知するので、 ＣＰＵはリアルタイムに
入出力部の障害発生を認識することができる。
間以上であることを検出した時、該プロセッサ部にデー
タ転送中断を通知するので、 ＣＰＵはリアルタイムに
入出力部の障害発生を認識することができる。
本発明はＤＲＱ信号の発生間隔を間隔監視タイマで監視
し、ＤＲＱ信号の発生間隔がこのタイマ設定時間よりも
長い時は、ここからプロセッサ部に割込み信号で入出力
部の障害を通知するが、発生間隔が設定時間よりも短い
時はプロセッサ部に障害の通知せず、次のＤＲＱ信号の
発生間隔を監視する様にした。
し、ＤＲＱ信号の発生間隔がこのタイマ設定時間よりも
長い時は、ここからプロセッサ部に割込み信号で入出力
部の障害を通知するが、発生間隔が設定時間よりも短い
時はプロセッサ部に障害の通知せず、次のＤＲＱ信号の
発生間隔を監視する様にした。
例えば、第２図に示す様に、入出力部が６４ Ｋｂ／Ｓ
のデータを８ビツトずつまとめて転送する場合。
のデータを８ビツトずつまとめて転送する場合。
ＤＲＱ信号の発生間隔はＣ（１／６４ ｘｌｏ”）ｘ
８ ：］秒となるので、上記の設定時間はこの発生間隔
よりも若干、余裕を持たせる。
８ ：］秒となるので、上記の設定時間はこの発生間隔
よりも若干、余裕を持たせる。
今、入出力部とメモリ部との間でＤＭＡＣを用いたデー
タ転送中に１間隔監視タイマに設定時間を経過してもＤ
ＲＱ信号が入力しない時、このタイマから入出力部の障
害を示す割込み信号がプロセッサ部に送出される。これ
により、プロセッサ部は直ぐに入出力部の障害発生を認
識できる。
タ転送中に１間隔監視タイマに設定時間を経過してもＤ
ＲＱ信号が入力しない時、このタイマから入出力部の障
害を示す割込み信号がプロセッサ部に送出される。これ
により、プロセッサ部は直ぐに入出力部の障害発生を認
識できる。
第３図は本発明の実施例のブロック図を示す。
ここで、レジスタ６］、、 ＮＯＲゲート６２．カウン
タ６３は間隔監視タイマ６の構成部分である。
タ６３は間隔監視タイマ６の構成部分である。
以下、６４ Ｋｂ／ｓのデータを８ビツトずつまとめて
転送するとして第３図の動作を説明する。尚、カウンタ
６３は［：（１／６４’ Ｘ １０３）ｘ ８＋所定の
余裕時間〕を経過したらキャリーを割込み信号として送
出する様になっているとする。
転送するとして第３図の動作を説明する。尚、カウンタ
６３は［：（１／６４’ Ｘ １０３）ｘ ８＋所定の
余裕時間〕を経過したらキャリーを割込み信号として送
出する様になっているとする。
先ず、入出力部４には伝送速度６４ Ｋｂ／ｓのデータ
が入力しているが、８ビツト格納したら、 ＤＭＡＣ５
に対してＤＲＱ信号を送出すると共に、カウンタ６３を
リセットして初期値から動作させる。
が入力しているが、８ビツト格納したら、 ＤＭＡＣ５
に対してＤＲＱ信号を送出すると共に、カウンタ６３を
リセットして初期値から動作させる。
ＤＭＡＣ３はＣＰＵ５から共通バス７の使用権を得た後
、入出力部から格納したデータをメモリ部２に転送する
。
、入出力部から格納したデータをメモリ部２に転送する
。
ここで、通常、入出力部で発生するＤＲＱ信号はカウン
タがオーバフローする前にこのカウンタをリセットする
様になっているので、キャリー、即ちＣＰＵに対する割
込み信号は発生しない。
タがオーバフローする前にこのカウンタをリセットする
様になっているので、キャリー、即ちＣＰＵに対する割
込み信号は発生しない。
しかし、入出力部がＤＭＡ転送中に障害が発生すると、
ここからＤＭＡＣにＤＲＱ信号が送出されず、カウンタ
はオーバフローになり１割込み信号がＣＰＵに送出され
る。そこで、ＣＰＵは入出力部に障害が発生したことを
知る。尚、入出力部の障害が復旧すればＣＰＵはレジス
タ６１． ＮＯＲゲート６２を介してリセット信号をカ
ウンタ６３に加えるので、カウンタは初期値からカウン
ト動作を開始する。
ここからＤＭＡＣにＤＲＱ信号が送出されず、カウンタ
はオーバフローになり１割込み信号がＣＰＵに送出され
る。そこで、ＣＰＵは入出力部に障害が発生したことを
知る。尚、入出力部の障害が復旧すればＣＰＵはレジス
タ６１． ＮＯＲゲート６２を介してリセット信号をカ
ウンタ６３に加えるので、カウンタは初期値からカウン
ト動作を開始する。
即ち、データ転送が中断した時、プロセッサ部がすぐに
認識できる。尚、間隔監視タイマはカウンタ、レジスタ
とゲートのみの為回路規模は小さい。
認識できる。尚、間隔監視タイマはカウンタ、レジスタ
とゲートのみの為回路規模は小さい。
以上詳細に説明した様に本発明によればデータ転送が中
断した時、プロセッサ部がすぐに認識できると云う効果
がある。
断した時、プロセッサ部がすぐに認識できると云う効果
がある。
第１図は本発明の原理ブロック図、
第２図は第１図の動作説明図、
第３図は本発明の実施例のブロック図、第４図は従来例
のブロック図を示す。 図において、 ２はメモリ部、 ３はダイレクト ーラ部 ４は入出力部、 ５はプロセッサ部、 ６は間隔監視タイマ、 ７は共通バスを示す。 ・メモリ・アクセス・コントロ 杢発日目の廊理ブロック旧 第 １ ロ 々苓 １ ｔ９トイ乍弓ξ９Ｌ日月ト］２Ｃ ）牙酬ｎｒ桁イクｊ１の一口・７７刀 第 ３ イ芝来イク１１のプロ・・７図 笥今図
のブロック図を示す。 図において、 ２はメモリ部、 ３はダイレクト ーラ部 ４は入出力部、 ５はプロセッサ部、 ６は間隔監視タイマ、 ７は共通バスを示す。 ・メモリ・アクセス・コントロ 杢発日目の廊理ブロック旧 第 １ ロ 々苓 １ ｔ９トイ乍弓ξ９Ｌ日月ト］２Ｃ ）牙酬ｎｒ桁イクｊ１の一口・７７刀 第 ３ イ芝来イク１１のプロ・・７図 笥今図
Claims (1)
- 【特許請求の範囲】 プロセッサ部（５）、メモリ部（２）、ダイレクト・メ
モリ・アクセス・コントローラ部（３）、入出力部（４
）が共通バス（７）を介して相互に接続されており、該
入出力部がデータ転送を要求するダイレクト・メモリ・
アクセス要求信号を送出した時、該ダイレクト・メモリ
・アクセス・コントローラ部は該ダイレクト・メモリ・
アクセス要求信号を受信して該プロセッサから該共通バ
スの使用権を得た後、該入出力部とメモリ部との間のデ
ータ転送を行うデータ転送システムにおいて、 該ダイレクト・メモリ・アクセス要求信号の発生間隔を
監視する間隔監視タイマ（６）を設け、該間隔監視タイ
マは該発生間隔が所定時間以上であることを検出した時
、該プロセッサ部にデータ転送中断を通知する様にした
ことを特徴とする転送中断通知方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019430A JPH03224048A (ja) | 1990-01-30 | 1990-01-30 | 転送中断通知方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019430A JPH03224048A (ja) | 1990-01-30 | 1990-01-30 | 転送中断通知方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03224048A true JPH03224048A (ja) | 1991-10-03 |
Family
ID=11999066
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019430A Pending JPH03224048A (ja) | 1990-01-30 | 1990-01-30 | 転送中断通知方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03224048A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093766A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 데이터 전송 방법 |
| JP2012198605A (ja) * | 2011-03-18 | 2012-10-18 | Yokogawa Electric Corp | データ転送装置およびフィールド機器 |
-
1990
- 1990-01-30 JP JP2019430A patent/JPH03224048A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030093766A (ko) * | 2002-06-05 | 2003-12-11 | 삼성전자주식회사 | 데이터 전송 방법 |
| JP2012198605A (ja) * | 2011-03-18 | 2012-10-18 | Yokogawa Electric Corp | データ転送装置およびフィールド機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0186006B1 (en) | Multiprocessor system | |
| JP2641819B2 (ja) | キャッシュ・コントローラ並びにフォールト・トレラント・コンピュータ及びそのデータ転送方式 | |
| US5138709A (en) | Spurious interrupt monitor | |
| CN1584847B (zh) | 在交流电源不存在时的操作状态保存的方法和系统 | |
| JPH03224048A (ja) | 転送中断通知方法 | |
| JP2998804B2 (ja) | マルチマイクロプロセッサシステム | |
| EP0473278B1 (en) | Logic apparatus for use with a computing device | |
| JPS616755A (ja) | デ−タ転送方式 | |
| JPH04360242A (ja) | 二重化システムの系切替装置およびその方法 | |
| JP2000311155A (ja) | マルチプロセッサシステム及び電子機器 | |
| JP2706027B2 (ja) | プログラマブルコントローラ | |
| JPS634210B2 (ja) | ||
| JPS6128141B2 (ja) | ||
| JPS59146326A (ja) | チヤネル装置の制御方式 | |
| JP2602975B2 (ja) | 調歩同期式通信における受信制御装置 | |
| JP2725107B2 (ja) | 割り込み装置 | |
| JP2533152B2 (ja) | 直接メモリアクセス状態判定回路 | |
| JPH01233525A (ja) | コンピュータ | |
| JP2558728B2 (ja) | 異常割込み処理装置 | |
| JPS61165168A (ja) | 割り込み制御方式 | |
| JPS59109925A (ja) | 周辺装置の監視装置 | |
| JPH0535460B2 (ja) | ||
| JPH0588995A (ja) | データ通信システム | |
| JPS62208151A (ja) | 情報処理装置 | |
| JPS5916036A (ja) | 入出力制御装置 |