JPH0424738B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、主として非同期動作するシステム
間でデータ伝送を行なうデータ伝送装置に関する
ものである。 〔従来の技術〕 従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO（フアーストイン・フアース
トアウト）メモリをシステム間のバツフアとして
用いる方法が一般的であつた（インタフエイス
1984年８月号 第268頁〜第270頁参照）。例えば、
非同期に動作するＡシステムとＢシステム間でデ
ータ伝送を行なう場合には、第６図に示されるよ
うに、Ａシステム１の出力とＢシステム２の入力
との間にFIFOメモリ３を接続し、Ａシステム１
の出力をバツフアする構成がとられる。また複数
の非同期システム間でデータ伝送を行なう場合に
は、第７図に示されるように、各非同期システム
４〜７間にFIFOメモリ８〜１０を接続する構成
がとられる。 ところで従来のデータ伝送装置では、FIFOメ
モリは単にデータのバツフア機能を有するだけで
あるので、このようなFIFOメモリを非同期シス
テム間のデータ伝送に用いるようにすると複数の
非同期システムを直列的にしか接続することがで
きず、そのためFIFOメモリによつて接続された
全体システムは単純なカスケード接続によるパイ
プライン処理機構を構築するにすぎず、その自由
度が極めて低いという問題があつた。 これに対し、本件出願人は、非同期システム間
を接続して全体システムを構築する際に大きな自
由度を与えることのできるデータ伝送装置を開発
し、出願している（特願昭60−33035号、特願昭
60−33036号参照）。これは非同期自走式シフトレ
ジスタを用いて入力データ伝送路、出力データ伝
送路、分岐データ伝送路、合流データ伝送路を構
成し、入力データ伝送路上のデータが分岐すべき
データであるか否かを分岐判定手段で判定し、分
岐すべきデータであるときはこのデータを入力デ
ータ伝送路から分岐データ伝送路に与え、それ以
外のときは入力データ伝送路上のデータを出力デ
ータ伝送路に与えるようにし、一方、入力及び出
力データ伝送路上に空きバツフアがあるときは合
流データ伝送路上のデータを出力データ伝送路に
与えるようにし、これらにより非同期システムを
直列的のみならず並列的にも接続できるようにし
たものである。 〔発明が解決しようとする問題点〕 しかるに上述のデータ伝送装置では、データの
分岐についてはデータ伝送路上のデータ、例えば
データの特定ビツトの０から１への立ち上りによ
つて分岐判定手段を作動させ、該データの分岐条
件を判定するようにしていたので、電源を投入し
て装置を起動させた時には上記データの直前の特
定ビツトが１になつている等、データ伝送路の状
態によつては分岐判定手段が作動せず、分岐すべ
きデータもこれを分岐できないことがあつた。 この発明は以上のような問題点に鑑みてなされ
たもので、装置の起動時においても分岐すべきデ
ータはこれを確実に分岐できるデータ伝送装置を
提供することを目的としている。 〔問題点を解決するための手段〕 本発明は、入力データ伝送路、出力データ伝送
路及び分岐データ伝送路を自走式シフトレジスタ
を用いて構成し、入力データ伝送路上のデータに
応じて作動し該データが分岐データか否かを判定
する分岐判定手段と、入力データ伝送路上のデー
タを通常は出力データ伝送路に、分岐データの時
は分岐データ伝送路に与える分岐制御手段と、装
置の起動時に分岐判定手段を初期化する初期化手
段とを設けたものである。 〔作用〕 この発明においては、データ伝送路の状態が不
定である装置の起動時には初期化手段が分岐判定
手段を初期化し、その後はデータ伝送路のデータ
に応じて分岐判定手段が作動し、こうしてデータ
伝送路の状態の影響を受けることなく、分岐判定
手段が作動して確実に分岐判定が行なわれるもの
である。 〔実施例〕 以下、本発明の実施例を図について説明する。 第１図ないし第５図は本発明の一実施例による
データ伝送装置を示す。第１図は本実施例の全体
構成図を示し、図において、１１，１２，１３は
非同期自走式シフトレジスタを用いて構成された
入力データ伝送路、出力データ伝送路及び分岐デ
ータ伝送路、１４は入力データ伝送路１１上のデ
ータを出力データ伝送路１２または分岐データ伝
送路１３に与える分岐制御部、１５は入力データ
伝送路１１上のデータに応じて作動し、該データ
の有する条件と分岐条件とを比較して両者が一致
したときは分岐制御部１４に分岐制御信号を与え
る分岐判定部、１６は装置の起動時に分岐判定部
１５を作動させる初期化部である。 また第２図及び第３図は入力データ伝送路１
１、出力データ伝送路１２及び分岐データ伝送路
１３に用いられる非同期自走式シフトレジスタの
一例を示す。第２図において、１９は並列データ
ラツチ、２０は３入力NAND２１，２入力
NAND２２，２３によつて構成され、並列デー
タラツチ１９に立上りエツジトリガを与える転送
制御回路（以下Ｃ素子と記す）である。非同期自
走式シフトレジスタとは、入力されたデータを次
段のレジスタが空いていることを条件としてシフ
トクロツクを用いずに自動的に出力方向にシフト
していくようなレジスタをいい、データのバツフ
ア機能を有するものである。そしてこの非同期自
走式シフトレジスタは並列データラツチ１９とＣ
素子２０とから構成され、Ｃ素子２０はP0，P3
の２つの入力を受け、P1，P2の２つの出力を出
すものであり、Ｃ素子２０の内部状態はこの４つ
の信号P0〜P3の状態によつて決定され、下表に
示すようにS₀〜S₈の９つの状態をとる。なお以下
の説明では、論理値の０，１は各々信号値のロー
レベル、ハイレベルに相当するものとする。

〔発明の効果〕

以上のように本発明によれば、データ伝送装置
において、伝送路上のデータに応じて作動する分
岐判定手段を、装置の起動時には初期化手段によ
り初期化するようにしたので、データの分岐を確
実に行なえる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ伝送装
置の全体構成図、第２図及び第３図はともに上記
装置において用いられる非同期自走式シフトレジ
スタの１例を示す回路構成図、第４図はこの非同
期自走式シフトレジスタの機能を説明するための
図、第５図は上記装置の具体的な回路構成図、第
６図及び第７図は従来のデータ伝送装置を示す
図、第８図ａ，ｂは本発明で使用され得る他のＣ
素子の例を示す図である。 １１……入力データ伝送路、１２……出力デー
タ伝送路、１３……分岐データ伝送路、１４……
分岐制御部、１５……分岐判定部、１６……初期
化手段。なお図中同一符号は同一又は相当部分を
示す。

Claims (1)

1. 【特許請求の範囲】 １ システム間のデータ伝送を行なうデータ伝送
   装置であつて、 複数のデータ記憶手段及び隣接段の転送制御回
   路からの制御信号に応じて自段のデータ記憶手段
   を制御する各段の転送制御回路からなるシフトレ
   ジスタを用いて構成された入力データ伝送路、出
   力データ伝送路及び分岐データ伝送路と、 上記入力データ伝送路上のデータに応じて作動
   し該データが分岐すべきデータであるか否かを判
   定する分岐判定手段と、 通常は上記入力データ伝送路上のデータを上記
   出力データ伝送路に与え上記分岐判定手段が上記
   入力データ伝送路上のデータを分岐すべきデータ
   と判定した時は該データを分岐データ伝送路に与
   える分岐判定手段と、 装置の起動時に上記分岐判定手段を初期化する
   初期化手段とを備えたことを特徴とするデータ伝
   送装置。