SU691890A1 - Устройство дл св зи интегрирующей машины с электронной вычислительной машиной - Google Patents

Устройство дл св зи интегрирующей машины с электронной вычислительной машиной

Info

Publication number
SU691890A1
SU691890A1 SU742080271A SU2080271A SU691890A1 SU 691890 A1 SU691890 A1 SU 691890A1 SU 742080271 A SU742080271 A SU 742080271A SU 2080271 A SU2080271 A SU 2080271A SU 691890 A1 SU691890 A1 SU 691890A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
unit
register
machine
Prior art date
Application number
SU742080271A
Other languages
English (en)
Inventor
Вадим Александрович Авдеев
Original Assignee
Таганрогский Радиотехнический Институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Таганрогский Радиотехнический Институт filed Critical Таганрогский Радиотехнический Институт
Priority to SU742080271A priority Critical patent/SU691890A1/ru
Application granted granted Critical
Publication of SU691890A1 publication Critical patent/SU691890A1/ru

Links

Landscapes

  • Advance Control (AREA)

Description

интегрирующей магшшы, второй вход блока управлени  интегрирующей машины соединен с первым выходом блока местного управлени , второй выход которого соединен с управл ющими входами блока дешифрации адреса, преобразовател  кодов и буферного регистра, управл ющие выходы ёлока управлени  интегрирующей машины соединены с управл ющими входами блоков запоминани  информации и команд настройки интегрирующей Машины 2j. : . . ;
Недостаток известного устройства состоит в том, что устройство св зи разработано дл  ЭВМ, не вход щей в состав семейства программно coBMieifiTHivibix мЪ- дёлей различной производительности и не имеющей стандартных средств сопр жени с любыми внешними ус:тройства МИ, т. е. св зь процессора ЭВМ с цифровой интегрирующей машиной осущёствлйетс  непосредственно через буферный регистр, что приводит к ограниченному использованию устройства, т. е. устройство св зи ци4ьровой интегрирующий машины MokeT быть использовайб только дл  одного типа ЭВМ.. i
Пёль изобретени  - расширение области применени  устройства/
Поставленна  цель достигаетс  тем, . что известное устройство дополнительно содержит блок сопр жени , регистр числи регистр команды настройки, выходом подключённый к информационному входу блока запоминани  1уэманд настройки интегрирующей машины, первый в.ыход буферного регистра соединен с информа- Шонным входом регистра команды настройки и с информационным входом регистра числа, подключённого информационным выходом ко входу преобразовател  а другим информационным входом - к выходу блока запоминани  инфбршции ин- тегрирующей машины, управл ющий выход блока сопр жени  соединен с управл ющими входами регистра команды настройки , регистра числа, блока дешифрации адреса, блока местного управлени , информационный выход блока сЬПрйжбни  подключен ко второму входу буферного регистра, второй выход которого соединен с информационным входом блока сопр жени , псйключенного двухсторонними информационными и управл ющими св з ми к электронной вычислительной машине и управл ющий вь1ХОд01ЛИ ёХ6Ддм к блоку местного управлени , второй выход которого соединен с управл ющими
691890
входами регистра числа и регистра команды настройки.
Структурна  схема устройства приведена на чертеже и содержит блок сопр - жени  1| подключенный двухсторонними информационньп.1И и управл ющими св з ми 2 к ЭВМ и управл ющими входами и выходами к блоку местного управлени  3, первый управл ющий выхОд которого соединен со входом блока управлени  интегрирующей машины 4, а второй управл ющий выход - с управл ющими входами блока дешифрации адреса 5, преобразовател  кодов 6, регистра команды настройки 7, регистра числа 8 и буферного регистра 9, первым ин4юрмационньп выходом подключённого к информационным входам регистра команды настройки 7, регистра числа 8, блока дешифрации адреса 5 и блока управлени  интегрирующей машины 4, управл ющий выход которого соединен со входом блока коммутации lOi запоминани  Команд настройки 11 и блока запоминани  информации 12 интегрирующей машины, подключенных управл ющими входами к выходам блока дешифрации адреса 5, управл ющий вход которого соединен с выходо блока сопр жени  1 и входами блока Местного управлени  3, регистра команды настройки 7, подключенного выходом к информационному входу блока запоминани  команд настройки 11 интегрирующей машины, и регистра числа 8, второй информационный вход которого соединен с выходом блока запоминани  информации 12 интегрирующей машины,- подключенного информационным входом ко второму выходу преобразовател  кодов 6, первый информационный вьгход которого соединен с первым входом буферного регистра 9, подключенного информационными вторыми выходом и входом к блоку сопр жени  1.
Работа устройства происходит при выполнении команд ввода - вьтода ЭВМ, с помощью которых осуществл ютс  следующие функции управлени  работой интегрирующей машины со стороны ЭВМ:
-ввод начальных значений подинтегральной функции в блок запоминани  информации 12 интегрирующей машины}
-ввод команд настройки решающих блоков (интеграторов) на выполнение определенных операций (интегрировани  по какой- 1ибо формуле, суммировани  приращений и т, д.) в блок запоминани  команд настройки 11}
-ввод команд коммутации в блок дешиф11ации адреса 5 дл  реализации произвольных соединений решающих блоков;
- ввод кодов управлени  (кодов, опре- дел ющйх врем  решени  и сигналы пуска или остановки интегрирующей машины в блок управлени  интегрирующей машины;
-вывод результатов решени  ( конечных значений подинтегральной функции) из блока запоминани  информации 12 в ЭВМ;
Ввод (вьюод) информации из ЭВМ осуществл етс  по шинам интерфейса 2 через блок сопр жени  1. Влок сопр жени  1 осуществл ет непосредственное взаимодействие с ЭВМ, преобразует последовательность сигналов интерфейса и коды команд ввода-«ьгоода ЭВМ в сиг-i наль управлени , необходимые дл  работы интегрирующей машины, хранит коды команды ввода - вывода и состо йи , декодирует и опознает адрес интегрирующей машины, формирует контрольный разр д при подаче кодов данных; в ЭВМ и контролирует на нечетность передаваемые ЭВМ коды адреса, команд ввода - вывода и данных.
При выпопнении ЭВМ команды ввода - вьюода данные по тагформационным шинаМ интерфейса 2 через блок сопр жени  1 перед аютс  в буферный регистр 9, В зависимости от кода команды ввода - вы-вода по сигналам блока сопр жени  коды данных переписываютс  из буферного регистра 9 в блок управлени  4, регистр команды настройки 7, регистр числа 8 или блок дешифрации адреса 5. После приема первого операнда соответствующей информации при необходимости организуетс  запрос блоком местного управлени  3 через блок сопр жени  на прием второго операнда и т. д.
Таким образом, обмен Данными между ЭВМ и интегрирующей машиной осуществл етс  по принципу запрос-ответ.Блок информации адреса 5 выполн ет прием команды коммутации, формат которой состоит из двух частей: адреса и кода операции, В зависиморти от кода операции адрес используетс  или дл  адресации  чеек пам ти блоков запоминани  команд настройки 11 и информации 12, при вводе (вьгооде) в них соответствующих данных, или дл  адресации выходов и входов решающих блоков интегрирующей машины, подключенных к блоку коммута-
691890
ции 10, при реализации произвольных соединений решающих блоков, определ емых видом дифференциальных уравнений.
Ввод начальных значений подинтег- ральной функции из ЭВМ в блок запоминани  информации 12 выполн етс  следующим образом. Предварительно командой ввода-вывода ЭВМ передаётс  команда коммутации в блок дешифрации адреса 5,
0 код операции которой определ ет адрес  чейки пам ти блока запоминани  информации 12 (кажда   чейка пам ти соответствует определенному решающему блоку и в процессе работы интегрирующей машины работает в режиме линии задержки).
5 Затем другой командой ввода - вывода осуществл етс  непосредственна  передача через блок сопр жени  1, буферный регистр 9, преобразователь кодов 6
0 ( преобразует формат информации ЭВМ в формат информации интегрирующей машины ) начального значени  подинтегральной функции в блок запоминани  информации 12. Аналрги5нь1М образом выполн етс 
5 ввод команд настройки в блок запоминани  ко;манд настройки 11, кажда   чейка пам ти которого св зана с определен-} ным решающим блоком и при этом в со-. . отве-гствии с командой настройки произ0 водитс  его настройка на выполнение ка кой-либо операции.
Врем  решени  задачи Н1з интегрирующей машине может быть задано или кодом числа шагов тгатегрировани  или ко5 дом, определ ющим точность решени  задачи , который передаетс  при выполнении соответствующей команды ввода - вьгоо- да из ЭВМ через блок сопр жени  1, буферный регистр 9 в блок управлени  4 интегрирующей машины.
После ввода начальных значений подинтегральной функции , команд коммутации , команд настройки и кода управлени  производитс  пуск интегрирующей
5 машины выполнени  соответствующей команды ЭВМ на решение задачи.
В результате обработки заданного числа шагов интегрировани  (достижени  заданной точности решени  задачи) про-
0 исходит останов интегрирующей машины I и по сигналу блока местного управлени  3 блок сопр жени  1 формирует сигнал требовани  на прерывание ЭВМ на одной из-Шин интерфейса 2, .

Claims (2)

  1. В ЭВМ происходит возврат к выполнению старой программы, котора  начинаетс  командой: ввода-вьтоДа, осуществл ющий ввод в пам ть ЭВМ результатов решени  из блока запоминани  информации 12 интегрирующей машины. Использование блока сопр жени , ре- гистра чисел, регистра команды настрой ки выгодно отличает устройство св зи интегрирующей машины с ЭВМ общего Н(аЭначёни  из известных аналогичных устройств, так как при этом происходит расширение области применени  устройства за счет реализации возможности его подключени  к любой модели семейства программно-совместимых ЭВМ различной производительности. Формула изобретени  Устройство ДЛЯ СВЯЗИ интегрирующей машины с электронной вьгчислительнрй машиной, содержащее блок управлени  интегрирующей машины, блок коммутации интегрирующей машины, блок запоминани  информации интегрирующей машины , блок запоминани  команд настройки интегрирующей машины, блок местноt4 управлений, блок дешифраиийг адреса, преобразобатепь коцов, буфё| 1ыЙ регистр первый выход которого соединен с ийформациоиным входом блока дешифрации адреей и с первым входом блока управлени  интегрирующей Маштты, а первый вход - 6 перьым выходом преобразоватед  кодов, BfopbiM выходом соединенного с шгфорМдциойным входом блЬка запоминани  информации Интегрирующей машины, упра л ющий вход блока запоминани  .информа ции интегрирующей машины соединен с первым выходом блока дешифрации адреса , подключённого вторым и третьм выходами соответственно к управл ющим входам блока запоминани  команд настройки , и блока коммутации интегрирующей машины, Второй вход блока управлени  ййтегрирующей машины соединен с первым выходом блока местного управле ни , второй выход которого соединен с управл ющими входами блока дешифрации адреса, преобразовател  кодов и буферного регистра, управл ющие выходы блока управлени  интегрирующей машины соединены с управл ющими входами блоков запоминани  информации и команд настройки интегрирующей машины, отличающиес  тем, что, с целью- расщире- ни  области применени , оно дополнительно содержит блок сопр жени , регистр числа, регистр команды настройки, выходом подключенный к информационному входу блока запоминани  команд настройки интегрирующей машины, первы выход буферного регистра соединен с информационным входом регистра команды настройки и с информационным входом регистра числа, подключенного информационным выходом ко входу преобразовател , а другим информационным входом - к выходу блока запоминани  информации интегрирующей машины, управл ющий выход блока сопр жени  соединен с управл ющими входами регистра команды настройки , регистра числа, блока дешифрации адреса, блока местного управлени , информационный выход блока сопр жени  подключен ко второму входу буферного регистра, второй выход которого соединен с информационным входом блока сопр жени , подключенного двухсторонними информационными и управл ющими св з ми к электронной вычислительной машине и управл ющими выходом и входом - к блоку местного управлени , второй выход которого соединен с управл ющими входами регистра числа и регистра команды настройки. Источники информации, прин тые во внимание при экспертизе 1. Гибридна  вычислительна  система. М., Мир, 1974, с. 109-124. .
  2. 2. За вка №1987531/24 кл. Q 0613/00,. 08.01.74, по которой прин то решение о выдаче авторского свидетельства (прототип).
SU742080271A 1974-12-03 1974-12-03 Устройство дл св зи интегрирующей машины с электронной вычислительной машиной SU691890A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU742080271A SU691890A1 (ru) 1974-12-03 1974-12-03 Устройство дл св зи интегрирующей машины с электронной вычислительной машиной

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU742080271A SU691890A1 (ru) 1974-12-03 1974-12-03 Устройство дл св зи интегрирующей машины с электронной вычислительной машиной

Publications (1)

Publication Number Publication Date
SU691890A1 true SU691890A1 (ru) 1979-10-15

Family

ID=20602308

Family Applications (1)

Application Number Title Priority Date Filing Date
SU742080271A SU691890A1 (ru) 1974-12-03 1974-12-03 Устройство дл св зи интегрирующей машины с электронной вычислительной машиной

Country Status (1)

Country Link
SU (1) SU691890A1 (ru)

Similar Documents

Publication Publication Date Title
CN108763140B (zh) 一种双向通信的方法、系统及终端设备
JPS6126103B2 (ru)
KR100450680B1 (ko) 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템
SU691890A1 (ru) Устройство дл св зи интегрирующей машины с электронной вычислительной машиной
RU2202123C2 (ru) Параллельная вычислительная система с программируемой архитектурой
US4180855A (en) Direct memory access expander unit for use with a microprocessor
JPS60178561A (ja) 標準デイジタル・インタ−フエイス装置
KR200142909Y1 (ko) 입출력 인터페이스 장치
JPS6130300B2 (ru)
KR930004903B1 (ko) 데이타 버스를 이용한 프로세서간 병렬 데이타 통신시스팀 및 통신방법
SU822166A1 (ru) Устройство дл согласовани интер-фЕйСОВ
JP2739789B2 (ja) データ送受信システム
SU920778A2 (ru) Комбинированна вычислительна система
JPS6055752A (ja) パケツト処理方式
CN115098428A (zh) Spi数据传输方法、装置、电子设备及存储介质
SU851387A1 (ru) Устройство сопр жени дл однороднойВычиСлиТЕльНОй СиСТЕМы
KR920004415B1 (ko) 데이타 전송회로 및 방법
SU907539A1 (ru) Устройство дл обмена
SU941978A1 (ru) Устройство дл обмена информацией
SU1571606A1 (ru) Устройство дл сопр жени процессоров с общей шиной мультипроцессорной системы
SU506847A1 (ru) Устройство дл обмена данными
JP2667285B2 (ja) 割込制御装置
JPH07146839A (ja) Dma回路
JPH06195297A (ja) Dma回路
JPH04239985A (ja) パラレルインタフェース回路