SU907539A1 - Устройство дл обмена - Google Patents
Устройство дл обмена Download PDFInfo
- Publication number
- SU907539A1 SU907539A1 SU802954334A SU2954334A SU907539A1 SU 907539 A1 SU907539 A1 SU 907539A1 SU 802954334 A SU802954334 A SU 802954334A SU 2954334 A SU2954334 A SU 2954334A SU 907539 A1 SU907539 A1 SU 907539A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- control unit
- unit
- output
- communication control
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
(54) УСТРОЙСТВО OBflEHA
Изобретение относитс к вычислительной технике и может быть использовано при разработке многомашинных вычислительных комплексов и сетей ЭВМ дл св зи однотипных и разнотипных вычислительных машин между собой, дл св зи ЭВМ с нестандартными внешними устройствами и физическими объектами .
Известно устройство обмена, содержащее блок управлени лини ми, буферные регистры данных, блок управлени интерфесом к пам ти вычислительной системы 1.
Недостатком устройства вл етс отсутствие возможности диагностики работы устройства сопр жени в вычислительном комплексе.
Наиболее близким к изобретению по технической сущности и достигаемому: эффекту вл етс устройство обмена, содержащее регистры команд, буферные регистры данных, блок управлени св зью с основной машиной, блок управлени лини ми св зи, блоки усили- , телей св зи с линией 21.
Недостатком данного устройства вл етс отсутствие возможности диагностики работы устройства,что приводит к сужению функциональных возможностей .
Цель изобретени - расширение функциональных возможностей за счет организации процесса диагностики.
Поставленна цель достигаетс тем, что в устройство обмена, содержащее блок управлени св зью с каналом, два блока формировани команд, два
10 буферных регистра, блок усилителей и блок управлени св зью с абонентом, причем первый информационный вход устройства соединен с первым информационным -входом первого буферного ре15 гистра и с информационным входом первого блока формировани команд/ информационный выход которого соединен со вторым информационным входом первого буферного регистра и с первым
20 кодовым входом блока управлени св зью с каналом, стробирующий, разрешающий , кодовый выходы, запускающий и второй кодовый входы блока управлени св зью с каналом соединены
25 соответственно с управл ющим входом ;первого блока формировани команд, с вторым запускающим входом блока управлени св зью с абонентом, с первым информационным входом второго бу30 ферного регистра, с первым управл к дим входом устройства и с информационным выходом второго блока формировани команд, первый, второй, третий информационные входы блока усилителей соединены соответственно с кодовым выходом блока управлени св зью с абонентом, с вторым информационным входом устройства, с информационным выходом первого буферного регистра, первый, второй и информационные выходы блока усилителей соединены соответственно с кодовым входом блока управлени св зью с абонентом, с информационным входом второго блока формировани команд и с вторым информационным входом второго буферного регистра , разрешающий и стробирующий выходы блока управлени св зью с абонентом соединены соответственно с управл ющим входом второго блока формировани команд и с управл ющим входом первого буферного регистра, выход готовности блока управлени св зью с каналом, выход второго буферного регистра, вход и выход управл ющей информации блока усилителей вл ютс соответственно первыми управл ющим и информационным выходами и вторыми управл ющими входом и выходом устройства, введены регистр состо ни абонента, блок хранени ошибок, блок задани режима, блок управлени передачей сбоев и триггер готовности, причем первый и второй задающие выходы первого блока формировани команд соединены соответственно с первым установочным входом блока хранени ошибок и с вторым установочным входом блока задани режима, второй и третий установочные входы блока хранени ошибок соединены соответственно с контрольным выходом первого буферного регистра и выходом сигнала ошибки блока управлени св зью с каналом, первый задающий выход блока хранени ошибок соединен с первым установочным входом блока управлени св зью с каналом и с вторым признаковым входом блока управлени передачей сбоев, второй задающий и кодовый выходы блока хранени ошибок соединены соответственно с установочным входом регистра состо ни абонента и с третьим информационным входом первого буферного регистра, первый и третий установочные входы блока задани режима соединены с задающими выходами соответственно блока управлени св зью с каналом и второго блока формировани команд, выход блока задани режимов соединен с вторым установочным входом блока управлени св зью с каналом, с запрещающим входом блока хранени ошибок и с режимным входом блока управлени передачей сбоев, второй информационный выход блока усилителей соединен с
информационным входом регистра состо ни абонента, выход которого соединен с третьим установочным входом блока управлени св зью с каналом и с третьим информационным входом второго буферного регистра, первый управл ющий выход блока управлени передачей сбоев соединен с входом триггера готовности и с управл ющим входом регистра состо ни абонента, второй управл ющий выход блока уп равлени передачей сбоев соединен с первым запускающим входом блока управлени св зью с абонеатом, первый и второй выходы триггера готовности соединены соответственно с установочным входом блока управлени св зь с абонентом и с запрещающим входом блока усилителей, а задающий выход блока управлени св зью с абонентом соединен с первым признаковым входом блока управлени передачей сбоев.
Кроме того, блок управлени передачей сбоев содержит два элемента И, два триггера, причем режимный вход блока соединен с первыми входами первого и второго элементов И, первый и второй признаковые входы блока соединены с вторыми входами соответственно первого и второго элементов И, выходы первого и второго элементов И соединены с установочными входами соответственно первого и второго триггеров, выходы первого и второго триггеров соединены соответственно с первым и вторым управл ющими выходами блока.
На фиг. 1 приведена структурна схема устройства; на фиг. 2 - первого (второго) блока команд; на фиг.З блока управлени св зью с каналом; на фиг. 4 - блока управлени св зью абонентом на фиг. 5 - блока задани режима; на фиг. б - блока хранени ошибок; на фиг. 7 - блока управлени передачей сбоев.
Claims (2)
1.Патент США И 3482214, кл. 340-172.5, опублик. 1963.
2.Авторское свидетельство СССР № 2547356/18-24, кл. G Об F 3/04, 1978.
3
36
Фиг.Ъ
т/-™-.-djft ,г-1
fiL i5j--i//j
Фиг. 2
Фue.f
Itl Iff
if L L
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802954334A SU907539A1 (ru) | 1980-05-22 | 1980-05-22 | Устройство дл обмена |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU802954334A SU907539A1 (ru) | 1980-05-22 | 1980-05-22 | Устройство дл обмена |
Publications (1)
Publication Number | Publication Date |
---|---|
SU907539A1 true SU907539A1 (ru) | 1982-02-23 |
Family
ID=20907464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU802954334A SU907539A1 (ru) | 1980-05-22 | 1980-05-22 | Устройство дл обмена |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU907539A1 (ru) |
-
1980
- 1980-05-22 SU SU802954334A patent/SU907539A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3573741A (en) | Control unit for input/output devices | |
US4014005A (en) | Configuration and control unit for a heterogeneous multi-system | |
US3728693A (en) | Programmatically controlled interrupt system for controlling input/output operations in a digital computer | |
US4167041A (en) | Status reporting | |
US3737861A (en) | Input/output bus | |
SU907539A1 (ru) | Устройство дл обмена | |
US4091445A (en) | Program switching monitor | |
US4009471A (en) | Information transfer system | |
SU1179358A1 (ru) | Устройство дл сопр жени источников информации с вычислительной машиной | |
RU2054710C1 (ru) | Многопроцессорная управляющая система | |
SU964620A1 (ru) | Мультиплексный канал | |
SU526876A1 (ru) | Устройство дл управлени диагностикой каналов | |
JPS59133623A (ja) | バス情報履歴格納方式 | |
SU622084A1 (ru) | Приоритетное устройство | |
SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
JPS6243408Y2 (ru) | ||
JPH0562384B2 (ru) | ||
SU851391A1 (ru) | Адаптер канал-канал | |
SU849219A1 (ru) | Система обработки данных | |
SU789989A1 (ru) | Устройство дл сопр жени каналов ввода-вывода | |
SU955013A1 (ru) | Устройство дл сопр жени цифровой вычислительной машины с периферийными устройствами | |
SU754424A1 (ru) | Устройство для контроля и регистрации асинхронных сигналов 1 | |
JP2507534B2 (ja) | 試験検証方式 | |
SU1037235A1 (ru) | Адаптер канал-канал | |
SU1156274A1 (ru) | Трехканальна резервированна вычислительна система |