SU754424A1 - Устройство для контроля и регистрации асинхронных сигналов 1 - Google Patents
Устройство для контроля и регистрации асинхронных сигналов 1 Download PDFInfo
- Publication number
- SU754424A1 SU754424A1 SU782654091A SU2654091A SU754424A1 SU 754424 A1 SU754424 A1 SU 754424A1 SU 782654091 A SU782654091 A SU 782654091A SU 2654091 A SU2654091 A SU 2654091A SU 754424 A1 SU754424 A1 SU 754424A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- control
- information
- output
- block
- Prior art date
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
Изобретение относится к вычислитель ной технике и может найти применение в многомашинных вычислительных комплексах, сетях электронно-вычислительных машин и отдельных ЭВМ для контроля различных интерфейсов и отдельных узлов. 5
Известно устройство для контроля и регистрации, содержащее коммутатор, группу управляющих триггеров, информатор, дешифратор и комбинационную логику М ·
Недостаток устройства - невозможность проконтролировать и зарегистрировать в памяти состояние шин интерфейса в различные моменты времени. ,5
Наиболее близким по технической сущности к предлагаемому является устройство для контроля и регистрации асинхронных сигналов, содержащее блок усилителей приемников, регистр событий, . х блок управления, блок управления линией связи, блок памяти данных [2].
При работе устройства в его памяти не фиксируются показания таймера
2
'в момент анализа состояния контролируемых кодов. Эго является весьма серьезным недостатком при контроле различных интерфейсов, поскольку именно в этом случае информативными являются интервалы времени между сменами состояний кодов. Устройство не обладает достаточной гибкостью, поскольку имеет жесткую связь с блоком логической обработки кодов. В вычислительных системах целесообразнее иметь универсальный выход устройства я в качестве блока логической обработки сигналов использовать любой из доступных процессоров. Кроме того функциональные возможности устройства ограничены тем, что в нем не предусмотрена возможность записи в память состояния контролируемых линий при любом изменении сигнала (сигналов на этих линиях). Это исключает возможность использования известного устройства при отладке устройства межмашинной связи в многомашинных системах.
754424
Цель изобретения - повышение эффективности контроля.
Она достигается тем, что в устройство для контроля и регистрации асинхронных сигналов, содержащее первый регистр событий, блок управления, блок памяти и блок сопряжения, причем входы блока сопряжения являются входами устройства, выход блока сопряжения соединен с первым информационным входом ι первого регистра событий и с первым входом блока памяти, информационный выход которого является информационным выходом устройства, второй информационный вход первого регистра событий является информационным входом устройства, первый, второй й третий выходы блока управления соединены соответственно с управляющим входом первого регистра событий, с управляющим выходом устройства и с управляющим входом блока памяти, выход первого регистра событий соединен с первым входом блока управления, второй вход которого является управляющим входом устройства, введен второй регистр событий, блок сравнения и таймер, причем выход блока сопряжения соединен с информационным входом блока сравнения и с первым информационным входом второго регистра событий, второй информационный вход которого соединен с информационным входом устройства, четвертый, пятый и шестой выходы блока управления соединены соответственно с управляющими вхо- : дами блока сравнения, второго регистра событий, и таймер, управляющий и информационный выходы которого соединены соответственно с третьим входом блока управления, со вторым входом блока памяти, управляющий выход блока сравнения соединен с четвертым входом блока управления, управляющий выход второго регистра событий соединен с.пятым входом блока управления.
На чертеже представлена структурная схема устройства.
Она содержит блок I сопряжения, блок 2 сравнения, первый регистр 3 событий, блок 4 управления, блок 5 памяти, таймер 6, второй регистр 7 событий, информационные линии 8 приема .линии 94 контролируемого интерфейса, информационную линию 10 выдачи, управляющие линии 1 1 приема, управляющую линию 12 выдачи.
Блок 1 сопряжения предназначен для согласования электрических параметров
сигналов, поступающих с линий контролируемого интерфейса. Блок 1 по входу связан с линиями 9^ ~ θη контролируемого интерфейса, по выходу - с блоком 2 сравнения, первым регистром 3 со.бытий, вторым регистром 7 событий, блоком 5 памяти данных. Блок 2 сравнеЮ1Я предназначен для хранения кода, отражающего предыдущее состояние контролируемого интерфейса, и сравнения его с кодом, находящимся на интерфейсе в настоящий момент. Блок 2 сравнения по информационному . входу связан : с выходом блока 1 сопряжения, по -управляющим входу и выходу - с блоком 4 управления. Первый регистр 3 событий предназначен для хранения набора кодов и сравнения их с кодами, поступающими с контролируемого интерфейса. Первый, регистр 3 событий по первому информационному входу связан с выходом блока 1 сопряжения, по второму информационному входу - с информационными линиями 8 приема, по управляющим входу и выходу - с блоком 4 управления. Блок 4 управления обеспечивает взаимодействие первого регистра 3 событий, второго регистра 7 событий, блока 5 памяти данных, таймера 6, по первому : входу и выходу связан с первым регистром 3 событий, по второму входу и выходу - с управляющими линиями 11 приема и управляющими линиями 12 выдачи, по третьему выходу - с блоком 5 памяти, по третьему входу - с выходом таймера 6, по четвертому входу и выходу - с блоком 2 сравнения, по пятому входу и выходу - со вторым регистром 7 событий, по шестому выходу - со входом таймера 6. Блок 5 памяти данных предназначен для хранения и выдачи информации, поступающей с контролируемого интерфейса и с таймера. Блок 5 памяти данных по первому информационному входу связан с выходом блока 1 сопряжения, по второму информационному входу - с таймером 6, по информационному выходу с информационными линиями 10 выдачи, по управляющему входу - с блоком 4 управления. Таймер 6 предназначен для фиксации временных интервалов. По информационному выходу он связан с блоком 5 памяти данных, по управляющим входу и выходу - с блоком 4 управления. Второй регистр 7 событий предназначен для хранения набора кодов, сравнения их с кодами, поступающими с контролируемого интерфейса. По первому информационному входу второй регистр 7 связан
6
5 7544
выходом блока 1 сопряжения, по второму информационному, входу - с информационными линиями 8 приема, по управляющим входу и выходу - с блоком 4 управления. 5
Устройство работает следующим образом.
В режиме ввода информации с контролируемого интерфейса в память заносятся коды, отражающие состояние конт- 1° ролируемого интерфейса, и при необходимости — информация о времени с таймера. Запись в память кодов состояний контролируемого интерфейса может происходить по набору событий, по таймеру, по изме- 15 нению кодов на шинах контролируемого интерфейса.
При работе в режиме записи в память по набору событий предварительно заполняется первый регистр 3 событий. 20 Для этого с информационных линий 8 приема на второй информационный вход первого регистра 3 событий поступает закодированный набор событий, который запоминается на этом регистре. Управ- 25 ление записью набора событий в первый регистр 3 событий· осуществляется блоком 4 управления, по управляющим входам и выходам. Код с линий .9 - 9 п
контролируемого интерфейса поступает 30 на первый регистр 3 событий с выхода блока 1 сопряжения и, при совпадении с каким-либо кодом, хранимым в этом регистре, записывается в блок 5 памяти данных через первый информационный 35
вход. Управление записью в блок 5 памяти данных осуществляется блоком 4 управления по пятому выходу этого блока.
40
При работе в режиме записи в память по таймеру занесение информации с пиний контролируемого интерфейса в блок 5 памяти данных по второму информационному входу происходит через определенные промежутки времени, фиксируемые таймером 6. Временные интервалы таймера 6 могут варьироваться блоком 4 управления по третьему управляющему выходу. Управление записью в блок 5 памяти данных осуществляется таймером б через блок 4 управления по третьему входу и шестому выходу блока 4 управления.
При работе в режиме записи в память по изменению состояния контролируемого интерфейса информация о состоянии контролируемого интерфейса поступает в блок 2 с информационного выхода
блока 1 сопряжения. Блок 2 сравнения осуществляет сравнение предыдущего, записанного в блок 5 памяти данных, состояния контролируемого интерфейса с состоянием, находящимся на информационном входе з настоящий момент, и, в случае их несовпадения, вырабатывает управляющий сигнал на четвертый вход блока 4 управления. Блок 4 управления по третьему выходу управляет записью нового состояния в блок 5 памяти данных и по четвертому выходу - в. блок 2 сравнения. Информация о состоянии контролируемого интерфейса поступает в блок 5 памяти данных по первому шгформационному входу.
Устройство, при необходимости, может заносить информацию о времени с таймера 6 в блок 5 памяти данных. Эта информация поступает в блок 5 памяти данных по второму информационному входу. Управление записью в блок 5 памяти данных осуществляется блоком 4 управления. по третьему выходу одновременно с записью кода состояния коктролир уемого интерф ейс а.
Начало работы устройства в режиме записи кодов состояний контролируемого интерфейса по таймеру и по изменению кодов на шинах контролируемого интерфейса может производиться по набору кодов, хранимому в первом регистре 3 событий. В этом случае запись в блок 5 памяти данных' прекращается при заполнении всей памяти. При остальных способах начала работы устройства (по таймеру, по изменениям состояния контролируемого интерфейса) окончание записи в блок 5. памяти данных может производиться по набору кодов, хранимому во втором регистре 7 событий. Кроме того, во всех случаях окончание записи в блок 5 памяти данных может производиться по команде с блока 4 управления.
Вывод информации йз памяти в информационные линии 10 выдачи может осуществляться по набору событий, по запросам с управляющей линии 11, по заполнению памяти, при этом запись информации в блок 5 ~ памяти данных блокируется. В режиме вывода информации из памяти в. информационную линию 10 выдачи по набору событий предварительно заполняется второй регистр 7 событий аналогично заполнению первого регистра 3 событий при работе в режиме записи в память по набору событий. Код с контро7
754424
8
лируемого интерфейса поступает на второй .регистр-7 событий с выхода блока 1 усилителей приемников и, при совпадении с каким-либо кодом, занесенным в этот регистр с информационных линий 8 прие- 5 ма информации, выводится из' блока 5 памяти данных. Выводом информации управляет блок 4 управления по третьему выходу.
Работа устройства в режиме вывода 10 информации из памяти по запросам с линии связи инициализируется поступлением определенной команды по управляющей линии 11 приема блока 4 управления. Непосредственно вывод информации из 15 блока 5 памяти данных осуществляется под управлением блока 4 управления.
Работа устройства в режиме вывода информации по' заполнению памяти инициализируется блоком, при заполнении 20 блока 5 памяти данных. Непосредственно вывод информации из блока 5 памяти данных осуществляется· под управлением блока 4 управления аналогично предыдущим режимам. 25
Окончание вывода информации из памяти может происходить либо по инициативе устройства, либо по команде на входе 11,. При окончании вывода информации из памяти в линии связи по ини- 30 циативе линии связи на четвертый управляющий вход блока 6 управления линией связи поступает определенный сигнал.
Блок 4 управления управляющей линии 12 выдачи сообщает о принятии команды на .35 окончание передачи. При окончании вывода информации из памяти по инициативе устройства блок 4 управления фиксирует вывод всей информации из блока 5 памяти данных и сообщает об этом командой 40 на управляющей линии 12 выдачи устройства.
Предлагаемое устройство может найти применение при настройке и исследовании! радиоэлектронных и вычислитель- 45 ных систем любой сложности, а также .при отладке аппаратных и программных компонентов таких систем, интерфейсов, каналов связи, узлов и блоков ЭВМ и внешнего оборудования.
Claims (1)
- Формула изобретенияУстройство для контроля и регистрации асинхронных сигналов, содержащеепервый регистр событий, блок управления, блок памяти и блок сопряжения, причем входы блока сопряжения являются входами устройства, выход блока сопряжения соединен с первым информационным входом первого регистра событий и с первым входом блока памяти, информационный выход которого является информационным выходом устройства, второй информационный вход первого регистра событий является информационным входом устройства, первый , второй и третий выходы блока управления соединены соответственно с управляющим входом первого регистра событий, с управляющим выходом устройства и с управляющим входом блока памяти, выход первого регистра событий соединен с первым входом блока управления, второй вход которого является управляющим входом устройства, отличающееся тем, что, с целью повышения эффективности контроля, в устройство введен второй регистр событий, блок сравне.ния и таймер, причем выход блока сопряжения соединен с информационным входом блока сравнения и первым информационным входом второго регистра событий, второй информационный вход которого соединен с информационным входом устройства, четвертый, пятый и шестой выходы блока управления соединены соответственно с управляющими входами блока сравнения, второго регистра событий и таймер, управляющий и информационный выходы которого соединены соответственно с третьим входом блока управления, со вторым входом блока памяти, управляющий выход блока сравнения соединен с четвертым входом блока управления, управляющий выход второго регистра событий соединен с пятым входом блока управления.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782654091A SU754424A1 (ru) | 1978-07-31 | 1978-07-31 | Устройство для контроля и регистрации асинхронных сигналов 1 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU782654091A SU754424A1 (ru) | 1978-07-31 | 1978-07-31 | Устройство для контроля и регистрации асинхронных сигналов 1 |
Publications (1)
Publication Number | Publication Date |
---|---|
SU754424A1 true SU754424A1 (ru) | 1980-08-07 |
Family
ID=20781080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU782654091A SU754424A1 (ru) | 1978-07-31 | 1978-07-31 | Устройство для контроля и регистрации асинхронных сигналов 1 |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU754424A1 (ru) |
-
1978
- 1978-07-31 SU SU782654091A patent/SU754424A1/ru active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3766531A (en) | Communication line multiplexing apparatus having a main memory and an input/output memory | |
SU754424A1 (ru) | Устройство для контроля и регистрации асинхронных сигналов 1 | |
US4091445A (en) | Program switching monitor | |
SU1624468A1 (ru) | Устройство дл сопр жени двух ЦВМ | |
SU1262511A1 (ru) | Устройство дл сопр жени двух вычислительных машин | |
SU1144114A1 (ru) | Адаптер канал-канал | |
SU599273A1 (ru) | Устройство сопр жени интегрирующей машины с цифровой вычислительной машиной | |
SU1132282A1 (ru) | Устройство дл сопр жени процессора с устройством ввода-вывода | |
SU907539A1 (ru) | Устройство дл обмена | |
JPS6282846A (ja) | 回線デ−タのトレ−ス方式 | |
SU760076A1 (ru) | Устройство для сопряжения1 | |
SU1539787A1 (ru) | Микропрограммное устройство дл сопр жени процессора с абонентами | |
SU734656A1 (ru) | Устройство дл межкомплексного сопр жени | |
SU1013939A1 (ru) | Устройство дл сопр жени вычислительной машины с внешними устройствами | |
SU1513462A1 (ru) | Устройство дл сопр жени эвм с внешним устройством | |
SU734621A1 (ru) | Устройство дл контрол и управлени абонентами | |
SU851391A1 (ru) | Адаптер канал-канал | |
SU968798A1 (ru) | Устройство дл сопр жени | |
SU1322301A1 (ru) | Устройство дл обмена информацией с общей шиной | |
SU1300527A1 (ru) | Устройство дл передачи и приема информации | |
SU1001070A1 (ru) | Система дл обмена данными между информационными процессорами | |
SU1278866A1 (ru) | Устройство дл сопр жени электронно-вычислительной машины с группой внешних устройств | |
SU1631549A1 (ru) | Устройство обработки информации | |
SU868741A1 (ru) | Устройство дл сопр жени двух цифровых вычислительных машин | |
SU1226433A1 (ru) | Устройство дл ввода информации |