JPS58191466A - Ｍｏｓ型トランジスタの製造方法 - Google Patents
Ｍｏｓ型トランジスタの製造方法Info
- Publication number
- JPS58191466A JPS58191466A JP7331082A JP7331082A JPS58191466A JP S58191466 A JPS58191466 A JP S58191466A JP 7331082 A JP7331082 A JP 7331082A JP 7331082 A JP7331082 A JP 7331082A JP S58191466 A JPS58191466 A JP S58191466A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- oxide film
- gate electrode
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 32
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims abstract description 6
- 239000000463 material Substances 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 15
- 229910021419 crystalline silicon Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 150000004767 nitrides Chemical class 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 238000001947 vapour-phase growth Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006268 silicone film Polymers 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＭＯ８型トランジスタの製造方法に関するも
のである。
のである。
従来のＭＯ８型トランジスタの製造方法を第１図を用い
て説明する。
て説明する。
第１図（ａ）において、ｌはシリコン基板であり、まず
、このシリコン基板１の表面に６０００〜９０００λの
フィールド酸化膜２を選択的に形成することにより、シ
リコン基板１上をフィールド領域３とアクティブ領域４
に分ける。ここで、フィールド酸化膜２は、減圧気相成
長法による図示しない窒化膜をマスクとした選択酸化法
によって形成される。
、このシリコン基板１の表面に６０００〜９０００λの
フィールド酸化膜２を選択的に形成することにより、シ
リコン基板１上をフィールド領域３とアクティブ領域４
に分ける。ここで、フィールド酸化膜２は、減圧気相成
長法による図示しない窒化膜をマスクとした選択酸化法
によって形成される。
次に、８００〜１０００℃のドライ酸化によって、アク
ティブ領域４（シリコン基板ｌの露出表面）に８１図（
ｂ）に示すように２００〜５ｏｏＡのシリコン酸化膜５
を成長させる。
ティブ領域４（シリコン基板ｌの露出表面）に８１図（
ｂ）に示すように２００〜５ｏｏＡのシリコン酸化膜５
を成長させる。
その後、減圧気相成長法によって２０００〜４０００大
の多結晶シリコン膜を成長させる。そして、この多結晶
シリコン膜を、写真食刻法により、ゲート電極となる部
分のみ残してエツチング除去する。
の多結晶シリコン膜を成長させる。そして、この多結晶
シリコン膜を、写真食刻法により、ゲート電極となる部
分のみ残してエツチング除去する。
さらに、これによる残存多結晶シリコン膜（ゲート電極
）をマスクとして、その下のゲート酸化膜となる部分の
み残してシリコン酸化膜５ｔ−エツチング除去する。こ
のエツチング後の状態が第１図（Ｃ）に示されており、
６はゲート電極（残存多結晶シリコン膜）、５１ゲート
酸化膜（残存シリコン酸化膜５）である。
）をマスクとして、その下のゲート酸化膜となる部分の
み残してシリコン酸化膜５ｔ−エツチング除去する。こ
のエツチング後の状態が第１図（Ｃ）に示されており、
６はゲート電極（残存多結晶シリコン膜）、５１ゲート
酸化膜（残存シリコン酸化膜５）である。
次に、不純物の拡散を行うことにより、シリコン基板ｌ
に第１図（ｄ）に示すようにソース・ドレイン拡散＃７
を形成する。その後、同第１図（ｄ）に示すように全面
に、リンをドープしたシリコン酸化膜８（層間絶縁膜）
を気相成長法により７０００〜１ｏｏｏｏ＾形成する。
に第１図（ｄ）に示すようにソース・ドレイン拡散＃７
を形成する。その後、同第１図（ｄ）に示すように全面
に、リンをドープしたシリコン酸化膜８（層間絶縁膜）
を気相成長法により７０００〜１ｏｏｏｏ＾形成する。
しかる後、このリンがドープされたシリコン酸化膜８に
、ソース・ドレイン拡散層７およびゲート電極６上にお
いて、写真食刻法によってコンタクト孔を形成する。そ
して、この孔開は後、配線用金属の堆積と、それのバタ
ー二／グを行うことにより、前記ソース・ドレイン拡散
層７およびゲート電極６に前記コンタクト孔を介して接
続される配線９を第１図（ｅ）に示すように形成す“る
。
、ソース・ドレイン拡散層７およびゲート電極６上にお
いて、写真食刻法によってコンタクト孔を形成する。そ
して、この孔開は後、配線用金属の堆積と、それのバタ
ー二／グを行うことにより、前記ソース・ドレイン拡散
層７およびゲート電極６に前記コンタクト孔を介して接
続される配線９を第１図（ｅ）に示すように形成す“る
。
このような従来の製造方法において、コンタクト孔は、
それを写真食刻法によって形成する際のマスク合わせず
れ、およびリンドープシリコン酸化膜８のオーバエツチ
ングなどによって、所望の位置からずれて形成され易い
。したがって、次に配線９を形成すると、ソース・ドレ
イン拡散層７用の配縁９が、前記コンタクト孔のずれに
より露出したゲート電極６の側面に第１図（ｅ）に丸で
囲んで示すように接触することにより、その配線９を介
してソース・ドレイン拡散層７とゲート電極６がショー
トを起すことがあった。
それを写真食刻法によって形成する際のマスク合わせず
れ、およびリンドープシリコン酸化膜８のオーバエツチ
ングなどによって、所望の位置からずれて形成され易い
。したがって、次に配線９を形成すると、ソース・ドレ
イン拡散層７用の配縁９が、前記コンタクト孔のずれに
より露出したゲート電極６の側面に第１図（ｅ）に丸で
囲んで示すように接触することにより、その配線９を介
してソース・ドレイン拡散層７とゲート電極６がショー
トを起すことがあった。
この発明は上記の点に鑑みなされたもので、たとえコン
タクト孔がずれて形成されても、ソース・ドレイン拡散
層とゲート電極が配ＩｉＩ！を介してショートすること
を防止できるＭＯ８型トランジスタの製造方法を提供す
ることを目的とする。
タクト孔がずれて形成されても、ソース・ドレイン拡散
層とゲート電極が配ＩｉＩ！を介してショートすること
を防止できるＭＯ８型トランジスタの製造方法を提供す
ることを目的とする。
以下この発明の実施例を第２図を参照して説明する。
第２図（ＩＬ）において、１１はシリコン基板であり、
まず、このシリコン基板１１の表面に６０００〜９００
０＾のフィールド酸化膜１２’を選択的に形成すること
により、シリコン基板１１上をフィールド領域１３とア
クティブ領域１４に分秒る。ここで、フィールド酸化膜
１２は、減圧気相成長法による図示しない窒化膜をマス
クとした選択酸化法によって形成される。次に、８００
〜１０００℃のドライ酸化によって、アクティブ領域１
４（シリコ／基板１１の露出表面）に２００〜５００λ
の第１のシリコン酸化膜１５を成長させる。その後、こ
の第１のシリコン酸化膜１５およびフィールド酸化膜ｌ
ｚ上に、減圧気相成長法によって２００〜４ｏｏｉの多
結晶シリコン膜１６を成長させる。
まず、このシリコン基板１１の表面に６０００〜９００
０＾のフィールド酸化膜１２’を選択的に形成すること
により、シリコン基板１１上をフィールド領域１３とア
クティブ領域１４に分秒る。ここで、フィールド酸化膜
１２は、減圧気相成長法による図示しない窒化膜をマス
クとした選択酸化法によって形成される。次に、８００
〜１０００℃のドライ酸化によって、アクティブ領域１
４（シリコ／基板１１の露出表面）に２００〜５００λ
の第１のシリコン酸化膜１５を成長させる。その後、こ
の第１のシリコン酸化膜１５およびフィールド酸化膜ｌ
ｚ上に、減圧気相成長法によって２００〜４ｏｏｉの多
結晶シリコン膜１６を成長させる。
そして、この多結晶シリコンｗｌｉ１６の形成後、８０
０〜９００℃でドライ酸化を行うことにより。
０〜９００℃でドライ酸化を行うことにより。
多結晶シリコン膜１６上に１００〜２００λの薄い第２
の７リコン酸化膜１７を形成する。 −次に、第２のシ
リコン酸化膜１７上の全面に図示しないレジストを形成
した後、そのレジストを、ゲート領域の第２のシリコン
酸化膜１７上のみ写真食刻法により残す。そして、その
残存レジストをマスクとして、プラズマエツチング、特
にＣＦ４ガスを主としたエツチングガスを使用したプラ
ズマエツチングにより、第２のシリコン酸化膜１７およ
びその下の多結晶シリコン膜１６をエツチングする。こ
れにより、多結晶シリコン膜１６は。
の７リコン酸化膜１７を形成する。 −次に、第２のシ
リコン酸化膜１７上の全面に図示しないレジストを形成
した後、そのレジストを、ゲート領域の第２のシリコン
酸化膜１７上のみ写真食刻法により残す。そして、その
残存レジストをマスクとして、プラズマエツチング、特
にＣＦ４ガスを主としたエツチングガスを使用したプラ
ズマエツチングにより、第２のシリコン酸化膜１７およ
びその下の多結晶シリコン膜１６をエツチングする。こ
れにより、多結晶シリコン膜１６は。
第２図（ｂ）に示すように、ゲート電極となる部分のみ
残り、その上面には第２のシリコン酸化膜１７が存在す
る。々お、マスクとして用いたレジストは、前記エツチ
ング後除去される。第２図（ｂ）は、レジストを除去し
た後の状態を示している。
残り、その上面には第２のシリコン酸化膜１７が存在す
る。々お、マスクとして用いたレジストは、前記エツチ
ング後除去される。第２図（ｂ）は、レジストを除去し
た後の状態を示している。
次に、１０００〜１２００℃のＮ＆中で熱窒化を行う。
この熱窒化を行うと、残存多結晶シリコン膜１６（ゲー
ト電極）の側面は多結晶シリコンが露出しているので、
この部分のみ第２図（Ｃ）に示すようにシリコン熱窒化
膜１８に変換される。このシリコン熱窒化膜１８の厚さ
はｌＯＯ〜２００λである。なお、この熱窒化時、フィ
ールド酸化膜１２゜第１のシリコン酸化膜１５および第
２のシリコン酸化膜１７は、熱窒化のマスクとして働ら
くことはいうまでもない。
ト電極）の側面は多結晶シリコンが露出しているので、
この部分のみ第２図（Ｃ）に示すようにシリコン熱窒化
膜１８に変換される。このシリコン熱窒化膜１８の厚さ
はｌＯＯ〜２００λである。なお、この熱窒化時、フィ
ールド酸化膜１２゜第１のシリコン酸化膜１５および第
２のシリコン酸化膜１７は、熱窒化のマスクとして働ら
くことはいうまでもない。
しかる後、残存多結晶シリコン膜１６上の第２のシリコ
ン酸化膜１７を除去すると同時に、残存多結晶シリコン
膜１６ｔ−マスクとしてその下坂外の第１のシリコン酸
化膜１５を除去する。
ン酸化膜１７を除去すると同時に、残存多結晶シリコン
膜１６ｔ−マスクとしてその下坂外の第１のシリコン酸
化膜１５を除去する。
次に、不純物の拡散を行うことにより、シリコン基板１
１に第２図（ｄ）に示すようにソース・ドレイン拡散層
１９を形成する。その後、同第２図（ｄ）に示すように
全面に、リンをドープしたシリコン酸化膜２０（層間絶
縁膜）を気相成長法により７０００〜１００００＾形成
する。
１に第２図（ｄ）に示すようにソース・ドレイン拡散層
１９を形成する。その後、同第２図（ｄ）に示すように
全面に、リンをドープしたシリコン酸化膜２０（層間絶
縁膜）を気相成長法により７０００〜１００００＾形成
する。
しかる後、このリンがドープされたシリコン酸化膜２０
に、ソース・ドレイン拡散層１９および多結晶シリコン
膜１６（ゲート電極）上において、写真食刻法によって
コンタクト孔を形成する。そして、この孔開は後、配線
用金属の堆積と、それのバターニングを行うことにより
、前記ソース・ドレイン拡散層１９および残存多結晶シ
リコン膜１６（ゲート電極）に前記コンタクト孔を介し
て接続される配線２１を第２図（ｅ）に示すように形成
する。
に、ソース・ドレイン拡散層１９および多結晶シリコン
膜１６（ゲート電極）上において、写真食刻法によって
コンタクト孔を形成する。そして、この孔開は後、配線
用金属の堆積と、それのバターニングを行うことにより
、前記ソース・ドレイン拡散層１９および残存多結晶シ
リコン膜１６（ゲート電極）に前記コンタクト孔を介し
て接続される配線２１を第２図（ｅ）に示すように形成
する。
このような実施例によれば、残存多結晶シリコン膜１６
（ゲート電極）の側面がシリコン熱窒化膜１８に変換さ
れている。したがって、コンタクト孔の形成時、マスク
合わせずれおよびオーバエツチングによってコンタクト
孔が所望の位置からずれ、それによってゲート電極の側
面が第２図（ｅ）に丸で囲んで示すように露出しても、
次に配＠２１を形成した際、その配線２１奢介して多結
晶シリコン膜１６（ゲート電極）とソース・ドレイン拡
散層１９がショートすることが、シリコン熱窒化膜１８
（絶縁膜）によって防止される。よって、集積回路に利
用すれば、歩留りが向上する。また、従来のコンタクト
のマスク余裕も小さくすることができ、素子の微細化に
も大きな効果がある。
（ゲート電極）の側面がシリコン熱窒化膜１８に変換さ
れている。したがって、コンタクト孔の形成時、マスク
合わせずれおよびオーバエツチングによってコンタクト
孔が所望の位置からずれ、それによってゲート電極の側
面が第２図（ｅ）に丸で囲んで示すように露出しても、
次に配＠２１を形成した際、その配線２１奢介して多結
晶シリコン膜１６（ゲート電極）とソース・ドレイン拡
散層１９がショートすることが、シリコン熱窒化膜１８
（絶縁膜）によって防止される。よって、集積回路に利
用すれば、歩留りが向上する。また、従来のコンタクト
のマスク余裕も小さくすることができ、素子の微細化に
も大きな効果がある。
なお、実施例では、残存多結晶シリコン膜１６（ゲート
ｉｎ＆）の側面を、リンドープシリコン酸化膜２０（１
輪間絶縁膜）とは材質の異なるシリコン熱窒化膜１８に
変換した。したがって、コンタクト孔を形成する際、ゲ
ート電極の側面までりンドープシ′リコン酸化膜２０が
エツチングされた場合でも、ゲート電極側面のシリコン
熱窒化膜１８は、シリコン酸化膜の、ＨＦｔ主としたエ
ッチャントにはおかされずに残り、ショート防止に寄与
する。ゲート電極の側面に形成する絶縁膜は、実施例の
シリコン熱窒化膜には限定されない。要するに、この絶
縁膜は、層間絶縁膜と異なる材質であればよい。
ｉｎ＆）の側面を、リンドープシリコン酸化膜２０（１
輪間絶縁膜）とは材質の異なるシリコン熱窒化膜１８に
変換した。したがって、コンタクト孔を形成する際、ゲ
ート電極の側面までりンドープシ′リコン酸化膜２０が
エツチングされた場合でも、ゲート電極側面のシリコン
熱窒化膜１８は、シリコン酸化膜の、ＨＦｔ主としたエ
ッチャントにはおかされずに残り、ショート防止に寄与
する。ゲート電極の側面に形成する絶縁膜は、実施例の
シリコン熱窒化膜には限定されない。要するに、この絶
縁膜は、層間絶縁膜と異なる材質であればよい。
以上詳述したように、この発明の方法によれば、ゲート
電極としての多結晶シリコン膜の側面を、層間絶縁膜と
は異なる材質の絶縁膜に変換するようにしたので、たと
えコンタクト孔がずれて形成されても、ソース・ドレイ
ン拡散層とゲート電極が配りｋ介してショートすること
を確実に防止できる。
電極としての多結晶シリコン膜の側面を、層間絶縁膜と
は異なる材質の絶縁膜に変換するようにしたので、たと
えコンタクト孔がずれて形成されても、ソース・ドレイ
ン拡散層とゲート電極が配りｋ介してショートすること
を確実に防止できる。
第１図は従来のＭＯ８型トランジスタの製造方法を説明
するための断面図、第２図はこの発明のＭＯ８型トラン
ジスタの製造方法の実施例を説明するための断面図であ
る。 １１・・・シリコン基板、１２・・・フィールド酸化膜
。 ｉ ｓ−°°第１のシリコン酸化膜、１６゛・・多結晶
シリコイ膜、１７・・・第２のシリコン酸化膜、１８・
・・シリコン熱窒化膜、１９・・・ソース・ドレイン拡
散層、２０゛°・リンドーグシリコン酸化膜、２１・・
・配線。 第１図 第１図 第２図 第２図 手続補正書 昭和５７年９月−３日 特許庁長官着替和大 殿 １、事件の表示 昭和５丁年 特 許 願第 ７３３１１０ 号２
、発明の基体 ＭＯ８１１）ランＶスタの製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の欄 をｒ２Ｇ００〜４０００人」と訂正する。 ２９３−
するための断面図、第２図はこの発明のＭＯ８型トラン
ジスタの製造方法の実施例を説明するための断面図であ
る。 １１・・・シリコン基板、１２・・・フィールド酸化膜
。 ｉ ｓ−°°第１のシリコン酸化膜、１６゛・・多結晶
シリコイ膜、１７・・・第２のシリコン酸化膜、１８・
・・シリコン熱窒化膜、１９・・・ソース・ドレイン拡
散層、２０゛°・リンドーグシリコン酸化膜、２１・・
・配線。 第１図 第１図 第２図 第２図 手続補正書 昭和５７年９月−３日 特許庁長官着替和大 殿 １、事件の表示 昭和５丁年 特 許 願第 ７３３１１０ 号２
、発明の基体 ＭＯ８１１）ランＶスタの製造方法 ３、補正をする者 事件との関係 特 許 出願人（０２９）沖電
気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日（自発
）６、補正の対象 明細書の発明の詳細な説明の欄 をｒ２Ｇ００〜４０００人」と訂正する。 ２９３−
Claims (1)
- シリコン基板の表面に選択的にフィールド酸化膜を形成
する工程と、前記シリコン基板の露出表面に第１のシリ
コン酸化膜を形成する工程と、この第１のシリコン酸化
膜上に多結晶シリコン膜を形成し、さらにその多結晶シ
リコン膜の表面に第２のシリコン酸化膜を形成する工程
と、ゲート領域のみ第２のシリコン酸化膜および多結晶
シリコン膜を残し、その他をエツチングする工程と、残
存多結晶シリコン膜の側面を、層間絶縁膜とは異なる材
質の絶縁膜に変換する工程と、第２のシリコン酸化膜を
除去し、同時に残存多結晶シリコン膜をマスクとしてそ
の下以外の第１のシリコン酸化膜を除去する工程と、シ
リコン基板にソース・ドレイン拡散層を形成する工程と
１層間絶縁膜を全面に形成し、その層間絶縁膜にコンタ
クト孔を形成し、さらに配線を形成する工程とを具備し
てなるＭＯ８型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7331082A JPS58191466A (ja) | 1982-05-04 | 1982-05-04 | Ｍｏｓ型トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7331082A JPS58191466A (ja) | 1982-05-04 | 1982-05-04 | Ｍｏｓ型トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58191466A true JPS58191466A (ja) | 1983-11-08 |
Family
ID=13514461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7331082A Pending JPS58191466A (ja) | 1982-05-04 | 1982-05-04 | Ｍｏｓ型トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58191466A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| US4680654A (en) * | 1983-10-05 | 1987-07-14 | Victor Company Of Japan, Ltd. | Lid locking mechanism for an automatic tape cassette loading and unloading apparatus |
-
1982
- 1982-05-04 JP JP7331082A patent/JPS58191466A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4680654A (en) * | 1983-10-05 | 1987-07-14 | Victor Company Of Japan, Ltd. | Lid locking mechanism for an automatic tape cassette loading and unloading apparatus |
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0097918B1 (en) | Semiconductor device and method of making the same | |
| JPH0312785B2 (ja) | ||
| JPS58191466A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPH0231464A (ja) | 半導体装置 | |
| JPS5922342A (ja) | 半導体装置の製造方法 | |
| JP2707536B2 (ja) | 半導体装置の製造方法 | |
| JP3552913B2 (ja) | 半導体素子の素子分離方法 | |
| JPS6231492B2 (ja) | ||
| JPS62131538A (ja) | 半導体装置の製造方法 | |
| JPH06275576A (ja) | 半導体装置の製造方法 | |
| JPS61224414A (ja) | 半導体装置の製造方法 | |
| JPS5943832B2 (ja) | 半導体装置の製造方法 | |
| JPH04303925A (ja) | 半導体装置の製造方法 | |
| JPH028451B2 (ja) | ||
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| JPS60785B2 (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH11111691A (ja) | 半導体装置の製造方法 | |
| JPS62108576A (ja) | 半導体装置の製造方法 | |
| JPS6145867B2 (ja) | ||
| JPH03120826A (ja) | 半導体装置の金属配線形成方法 | |
| JPH06326302A (ja) | 半導体装置およびその製造方法 | |
| JPS5932894B2 (ja) | 半導体装置の製造方法 | |
| JPH10340863A (ja) | 半導体装置の製造方法 | |
| JPS62139360A (ja) | 半導体装置の製造方法 | |
| JPH0216019B2 (ja) |