JPS58179169A - 多相インバ−タのパルス幅変調制御方式 - Google Patents
多相インバ−タのパルス幅変調制御方式Info
- Publication number
- JPS58179169A JPS58179169A JP57059409A JP5940982A JPS58179169A JP S58179169 A JPS58179169 A JP S58179169A JP 57059409 A JP57059409 A JP 57059409A JP 5940982 A JP5940982 A JP 5940982A JP S58179169 A JPS58179169 A JP S58179169A
- Authority
- JP
- Japan
- Prior art keywords
- degrees
- circuit
- pulse
- pulse width
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は多相ブリッジ型インパータン高調妓低減又は電
圧調整のだめ罠パルス幅変調（ＰＷＭ）ン行って駆動す
る？ｌ１ｌＪｉｌｌ方式に関するものである。
圧調整のだめ罠パルス幅変調（ＰＷＭ）ン行って駆動す
る？ｌ１ｌＪｉｌｌ方式に関するものである。
従来の正弦波を得るためのＰＷＭ方式のｍ相の３２０’
）以上の範囲でパルス幅変調を行ったので。
）以上の範囲でパルス幅変調を行ったので。
制御回路の構成が複雑になった。
そこで、本発明の目的は、 Ｉ＃ｌＩ御回路のａ成ン簡
略ｆヒすることか′ＯＴ能な多相インバータのパルス幅
変ｍ１ｌｌ ｉ！ＩＪ １１方式ン提供することにある
。
略ｆヒすることか′ＯＴ能な多相インバータのパルス幅
変ｍ１ｌｌ ｉ！ＩＪ １１方式ン提供することにある
。
上記目的を達成するための本発明は、インバータ出力の
高調波成分の低減と電圧調整との一方又は両方のために
パルス幅変ｐｉヲ行ってｍ相（但しｍは２以上の正の整
数ンのプυツジ型インバータ奢動作させる際に、前記パ
ルス幅変調を行う角度６０ 範１別周期に於いて一度以下とし、且つ前記３６０ 一度以下の角度範囲を手分に分割して１８０度間隔に配
置し、且つ各相間で前記角度軛咄が電機しないようにし
たことを特徴とする多相インノく一部のパルス幅変調制
御方式に係わるものである。
高調波成分の低減と電圧調整との一方又は両方のために
パルス幅変ｐｉヲ行ってｍ相（但しｍは２以上の正の整
数ンのプυツジ型インバータ奢動作させる際に、前記パ
ルス幅変調を行う角度６０ 範１別周期に於いて一度以下とし、且つ前記３６０ 一度以下の角度範囲を手分に分割して１８０度間隔に配
置し、且つ各相間で前記角度軛咄が電機しないようにし
たことを特徴とする多相インノく一部のパルス幅変調制
御方式に係わるものである。
Ｊｌ！１．Ｉち、３相（ｍ＝３）交流を例にとって説明
丁れば、第】相のパルス幅変調範囲）ｌ−３０’〜３０
′″。
丁れば、第】相のパルス幅変調範囲）ｌ−３０’〜３０
′″。
１５０″〜２ ］ ０’以内とし、第２相の変調範ｖ５
を９０″〜］５０’、２７０’〜３３０’以内とし、第
３相の変調範囲Ｙ２）０’〜２７０’、３９０’″〜４
５０”（３０″〜９０°）以内とするものである。尚本
発明に於けるパルス輪変調とは後述の実施例に於ける第
１のＰＷＭ波に関保する変調を意味している。
を９０″〜］５０’、２７０’〜３３０’以内とし、第
３相の変調範囲Ｙ２）０’〜２７０’、３９０’″〜４
５０”（３０″〜９０°）以内とするものである。尚本
発明に於けるパルス輪変調とは後述の実施例に於ける第
１のＰＷＭ波に関保する変調を意味している。
上記発明によれば、パルス幅変調範囲が各相の相互間で
ＴＬａすることがなくなるので、ノ（ルス暢変調波の形
成が容易になる。ａち各相のパルス幅変脚汲ケ共通回路
で形成することがＷＪ粍になる。
ＴＬａすることがなくなるので、ノ（ルス暢変調波の形
成が容易になる。ａち各相のパルス幅変脚汲ケ共通回路
で形成することがＷＪ粍になる。
次に、＃！］図〜ＩｊｆｉＪ３１図を参照して訪導亀動
機駆動用の３相ブリツジ型インバータのパルス幅変１１
１ｉ１制御方式について述べる。
機駆動用の３相ブリツジ型インバータのパルス幅変１１
１ｉ１制御方式について述べる。
＃！】囚はインバータを高調波低減ＰＷＭ方式で駆動す
るためのＰＷＭ波形成回路を示し、第２図はｐＩ１図の
ＰＷＭ汲形底形成回路方に結合されるブリッジ型インバ
ータ回路ン示すものである。筺１こ、第３図及び第４図
は第】図の一部を評しく示すものであり％第５図及び第
６図は第】図〜第４図のＡ〜Ｕ点の状態を示すものであ
り、忍６図は第２図のインバータの電圧調整な示し、第
８囚はＰＷＭ波を絆しく示し、第９図はインバータのト
ランジスタのベース信号を説明的に示し、第】。
るためのＰＷＭ波形成回路を示し、第２図はｐＩ１図の
ＰＷＭ汲形底形成回路方に結合されるブリッジ型インバ
ータ回路ン示すものである。筺１こ、第３図及び第４図
は第】図の一部を評しく示すものであり％第５図及び第
６図は第】図〜第４図のＡ〜Ｕ点の状態を示すものであ
り、忍６図は第２図のインバータの電圧調整な示し、第
８囚はＰＷＭ波を絆しく示し、第９図はインバータのト
ランジスタのベース信号を説明的に示し、第】。
図は第２図のインバータ出力電圧を親切的に示し。
第１３図は基本汲に対する高調波成分の割合を示す。
累】図に於いて、 ＋Ｉ＋はクロックパルス発生回路で
あり、更にｌ［Ｉには、電圧制御発畿器（ＶＣＯ）によ
って周波数可変型に構成され、第７図（Ａｌのパルスを
発生するものである。（２１は７リツプフロツプで形成
された波形整形回路であり、第７図（Ｂｌノパルスを発
生する。（３１はアップダウンカウンタであり、この入
力端子は波形整形回路１２１ Ｋ接続されているの２で
、波形整形されたクロックパルスをアップカウント又は
ダウンカウントし、カウント出力端子からデジタル信号
の形式の出力を発生する。尚このカウンタ（３）は、リ
セット端子及びアップダウン制御端子等も有し工いる。
あり、更にｌ［Ｉには、電圧制御発畿器（ＶＣＯ）によ
って周波数可変型に構成され、第７図（Ａｌのパルスを
発生するものである。（２１は７リツプフロツプで形成
された波形整形回路であり、第７図（Ｂｌノパルスを発
生する。（３１はアップダウンカウンタであり、この入
力端子は波形整形回路１２１ Ｋ接続されているの２で
、波形整形されたクロックパルスをアップカウント又は
ダウンカウントし、カウント出力端子からデジタル信号
の形式の出力を発生する。尚このカウンタ（３）は、リ
セット端子及びアップダウン制御端子等も有し工いる。
そして、リセット端子にリセット信号を受け℃から計数
乞開始シ、一定カウント値ａち本夾施例では０カウント
及び２０カウントまでアップカラン）したｌＫ２Ｏから
０カウントまでダウンカウントすることを繰返して第５
９及び第７図（○に説明的に示すようなカウント出力（
Ｃ） ’＆発生する。
乞開始シ、一定カウント値ａち本夾施例では０カウント
及び２０カウントまでアップカラン）したｌＫ２Ｏから
０カウントまでダウンカウントすることを繰返して第５
９及び第７図（○に説明的に示すようなカウント出力（
Ｃ） ’＆発生する。
１４１ ＋５１ ＋６１ ＋７１ ＋８１ ＋９１０（
Ｉ Ｇｌｌは、アップダウンカウンタ（３１の出力に基
づいてＰＷＭ波の角度？設定する角度設定回路であり１
回路（４１はカウントｃ＝ｏに基づいて０度でパルスン
送出し１回路（５）はカウントｃ＝３及びＣ＝】９に基
づいてよ４．５度及び＋２８・５度でパルスを送出し１
回路（６１はカウントＣ＝５に基づい℃土７．５度でパ
ルスを発生し１回＃８＋７１はカラン）Ｃ＝８に基づＩ
／−１℃よ】２度でパルスを発生し１回ｊｊｆ！ｉ （
８＋はカウントＣ：＝ｌｏに基づいて土］５度でパルス
を発生し２回路（９１はカウントＣ＝］４に基つい工±
２ｊ度でパルスを発生し１回路ａｌはカウントＣ＝】Δ
５に基づい１±２２．５ ＆でノくルス馨発住し、回路
συはカラン）Ｃ＝２０に基づいて土３０度でパルスを
発生する。尚、カウンタ（３１は６０度ン１周期として
動作するので、３０〜９０度、９０〜１５０度、１５０
〜２１０度、２１０〜２７０［，２７０〜３３０度の区
間でも全く同様な動作となる。
Ｉ Ｇｌｌは、アップダウンカウンタ（３１の出力に基
づいてＰＷＭ波の角度？設定する角度設定回路であり１
回路（４１はカウントｃ＝ｏに基づいて０度でパルスン
送出し１回路（５）はカウントｃ＝３及びＣ＝】９に基
づいてよ４．５度及び＋２８・５度でパルスを送出し１
回路（６１はカウントＣ＝５に基づい℃土７．５度でパ
ルスを発生し１回＃８＋７１はカラン）Ｃ＝８に基づＩ
／−１℃よ】２度でパルスを発生し１回ｊｊｆ！ｉ （
８＋はカウントＣ：＝ｌｏに基づいて土］５度でパルス
を発生し２回路（９１はカウントＣ＝］４に基つい工±
２ｊ度でパルスを発生し１回路ａｌはカウントＣ＝】Δ
５に基づい１±２２．５ ＆でノくルス馨発住し、回路
συはカラン）Ｃ＝２０に基づいて土３０度でパルスを
発生する。尚、カウンタ（３１は６０度ン１周期として
動作するので、３０〜９０度、９０〜１５０度、１５０
〜２１０度、２１０〜２７０［，２７０〜３３０度の区
間でも全く同様な動作となる。
α力は角度合成回路であ’）、ｑ！ｒ角度設定回路（４
１〜Ｕυで検出した角度（カウント〕検出パルスｔ＃４
７図日に示す一連のパルス列として出力するものである
。尚この一連のパルス列の周期は６０度である。ａ〜は
分配（ロ）路であり、第７崗◎に示すパルス列を第７１
Ｊ（ＮＩＩＯＩ（１’ｌに示すように３つに分配するも
のである。尚次段の回路との関係で一部が１複分配さ扛
ている。 ｕ４１ｕｓａｎはう・ンチ回路であり１分配
回路（１３１の出力とクロック信号とに基づい１第５図
及び第７図で（ル（８１■で示すＰＷＭ波乞波底形成回
路である。
１〜Ｕυで検出した角度（カウント〕検出パルスｔ＃４
７図日に示す一連のパルス列として出力するものである
。尚この一連のパルス列の周期は６０度である。ａ〜は
分配（ロ）路であり、第７崗◎に示すパルス列を第７１
Ｊ（ＮＩＩＯＩ（１’ｌに示すように３つに分配するも
のである。尚次段の回路との関係で一部が１複分配さ扛
ている。 ｕ４１ｕｓａｎはう・ンチ回路であり１分配
回路（１３１の出力とクロック信号とに基づい１第５図
及び第７図で（ル（８１■で示すＰＷＭ波乞波底形成回
路である。
ｕ７１は桁上げ検出回路であって、カラン） Ｃ＝０に
応答して第７図（Ｄｌに示す桁上げ（ボロー）検出パル
スン発生するものである。賭は桁下げ検出回路であって
カラン）Ｃ＝２０に応答して第７図（Ｄに示す桁下げ（
キャリー）検出パルスを発生するものである。０は制御
回路であって、クロックツくルス１桁上げ検出パルス、
桁下げ検出パルス等に応答して、カウンタ（３１に第７
図（ト）に示すようなアップダウンｗｎＪａ ｍ号ン送
９．また分配回路ｕ９の分配を制御するものである。尚
カウンタ（３１は第７図（ト）の高レベル信号でアップ
動作となり、低レベルイＩ！号でダウン動作となる。
応答して第７図（Ｄｌに示す桁上げ（ボロー）検出パル
スン発生するものである。賭は桁下げ検出回路であって
カラン）Ｃ＝２０に応答して第７図（Ｄに示す桁下げ（
キャリー）検出パルスを発生するものである。０は制御
回路であって、クロックツくルス１桁上げ検出パルス、
桁下げ検出パルス等に応答して、カウンタ（３１に第７
図（ト）に示すようなアップダウンｗｎＪａ ｍ号ン送
９．また分配回路ｕ９の分配を制御するものである。尚
カウンタ（３１は第７図（ト）の高レベル信号でアップ
動作となり、低レベルイＩ！号でダウン動作となる。
母は補正回路であって、桁上げ検出回路Ｑ７１の出力と
、ラッチ回路Ｇ４１の人力と、クロックパルスとに応答
し℃、ラッチ回路Ｇ４１の出力の角度位相が零となる時
点を検出し、残りのラッチ回路Ｑ５１［１０をクリアす
るだめの第７図（Ｕのパルスを発生するものである。こ
の補正パルスが周期的に発生すれば。
、ラッチ回路Ｇ４１の人力と、クロックパルスとに応答
し℃、ラッチ回路Ｇ４１の出力の角度位相が零となる時
点を検出し、残りのラッチ回路Ｑ５１［１０をクリアす
るだめの第７図（Ｕのパルスを発生するものである。こ
の補正パルスが周期的に発生すれば。
ノイズ等で誤まった出力状態が例え生じても修正される
。尚、ラッチ回路（１４１（１５１ｕｔｉ及び補正回路
（至）のための第７図Ｑに示すクロックパルスは、波形
整形（ロ）路ｔ２１の反転出力とクロックパルス発生回
路ｆｉｌンインバータｒ２１１で反転したパルスと７Ａ
ＮＤゲート２ｚに通すことによって形成されている。
。尚、ラッチ回路（１４１（１５１ｕｔｉ及び補正回路
（至）のための第７図Ｑに示すクロックパルスは、波形
整形（ロ）路ｔ２１の反転出力とクロックパルス発生回
路ｆｉｌンインバータｒ２１１で反転したパルスと７Ａ
ＮＤゲート２ｚに通すことによって形成されている。
第２因のライれ３ ＣＪ４１５は、第】図のラッチ（ロ
）略Ｉαｔｉａ５１の出力に結合されるものである。ｈ
ｌｊ漫はＡＮＩＪゲー）ター；ｈ ッテ、 第５ 図（
）０（１）（Ｓ）ＧＣ示ｊ 本発明に係わる第１のＰＷ
Ｍ波と、電圧制御回路（ハ）から発生する高周波の第２
のＰＷＭ波との論理種出力を発生するものである。電圧
制御回８ｃ！９は鋸歯状波発生回路ωから発生する例え
ば４ ｋＨｚの高周波鋸歯状波Ｃ３１１とラインＧ７Ｊ
に供給されるインバータの出力電圧を決定するための直
流？１ｔｌＪ御信号とケ比軟回路時で比較して第６図（
ａｔに示すような４ ｋＨｚの矩形波の第２のパルス幅
変調波を出力するものである。従って、インバータには
、第５図（Ｈ） （Ｔｌ （８１の第］のＰＷＭ波がそ
のまま供給されず、ｍ６図（ｂｌに説明的に示すように
高周波でチョッパされた状態の信号が供給される。尚、
累６図（ｂｌに示すように断続しても、高周波断続であ
るので、第５図ｆｌ（ｌ （’Ｉ’ｌ （Ｓ＋ （７）
波形ノ効果ＹｆＭつコト７６ｓテきる。Ｃ３１１７ＪＣ
３１０Ｇ！ｊ Ｃ４［Ｊは３相ブリツジインバータを構
成するスイッチング素子としてのトランジスタであり、
［流電１ｎＬｌに夫々接続され℃いる。又、トランジス
タ山ａ７）時はＡＮＤゲーター□□助漫の出力に結合さ
れ。
）略Ｉαｔｉａ５１の出力に結合されるものである。ｈ
ｌｊ漫はＡＮＩＪゲー）ター；ｈ ッテ、 第５ 図（
）０（１）（Ｓ）ＧＣ示ｊ 本発明に係わる第１のＰＷ
Ｍ波と、電圧制御回路（ハ）から発生する高周波の第２
のＰＷＭ波との論理種出力を発生するものである。電圧
制御回８ｃ！９は鋸歯状波発生回路ωから発生する例え
ば４ ｋＨｚの高周波鋸歯状波Ｃ３１１とラインＧ７Ｊ
に供給されるインバータの出力電圧を決定するための直
流？１ｔｌＪ御信号とケ比軟回路時で比較して第６図（
ａｔに示すような４ ｋＨｚの矩形波の第２のパルス幅
変調波を出力するものである。従って、インバータには
、第５図（Ｈ） （Ｔｌ （８１の第］のＰＷＭ波がそ
のまま供給されず、ｍ６図（ｂｌに説明的に示すように
高周波でチョッパされた状態の信号が供給される。尚、
累６図（ｂｌに示すように断続しても、高周波断続であ
るので、第５図ｆｌ（ｌ （’Ｉ’ｌ （Ｓ＋ （７）
波形ノ効果ＹｆＭつコト７６ｓテきる。Ｃ３１１７ＪＣ
３１０Ｇ！ｊ Ｃ４［Ｊは３相ブリツジインバータを構
成するスイッチング素子としてのトランジスタであり、
［流電１ｎＬｌに夫々接続され℃いる。又、トランジス
タ山ａ７）時はＡＮＤゲーター□□助漫の出力に結合さ
れ。
トランジスタ０６１（ハ）（４（ＪはインバータＣ４ｔ
＋ｔｏｔｏｖ介してＡＮＤゲ−）（ハ）＠（ハ）に結合
されている。
＋ｔｏｔｏｖ介してＡＮＤゲ−）（ハ）＠（ハ）に結合
されている。
第３図はａ、１図の角度設定回路（４１〜Ｕυ及び角度
合成回路Ｇｚを詳しく示すものである。この図に於いて
、２．２．２ 、２ 、２ で示すラインは、第１図
のカウンタ（３）の出力ラインであり、ｆ４５１ｔ４１
ｊｆ４７１（社）（ハ）はカウンタ（３１の出力を反転
するものであり、ＮＡＮＬ）ゲート■（５１１５２１邸
ｊ刺（ト）ωθηは第１図の角度設定回路（４１〜（Ｉ
ＩＩＫ夫々対応するものである。尚、鰻（５９はＡＮＤ
ゲートである。角度合成回路ａカは、へＡＮＤゲーター
Ｑｌ〜６′７）の出力を合成する入力反転０れゲート旬
で＊ｉされている。ラインｆ＋υは第４凶の桁上げ検出
回路（１７）に接続されるものであり、ライン姉は桁下
げ検出回路ａ＆に接続されるものである。
合成回路Ｇｚを詳しく示すものである。この図に於いて
、２．２．２ 、２ 、２ で示すラインは、第１図
のカウンタ（３）の出力ラインであり、ｆ４５１ｔ４１
ｊｆ４７１（社）（ハ）はカウンタ（３１の出力を反転
するものであり、ＮＡＮＬ）ゲート■（５１１５２１邸
ｊ刺（ト）ωθηは第１図の角度設定回路（４１〜（Ｉ
ＩＩＫ夫々対応するものである。尚、鰻（５９はＡＮＤ
ゲートである。角度合成回路ａカは、へＡＮＤゲーター
Ｑｌ〜６′７）の出力を合成する入力反転０れゲート旬
で＊ｉされている。ラインｆ＋υは第４凶の桁上げ検出
回路（１７）に接続されるものであり、ライン姉は桁下
げ検出回路ａ＆に接続されるものである。
纂４図はｍ１図の桁上げ検出（ロ）路０９９桁下げ検出
（ロ）路ａ８．分配回ｗ１ａ’ａ、ラッチ回路α４〜（
［６１，制御回路α９． ？Ｉ正回路Ｇ！Ｑ’に！＃Ｌ
＜示すものである。この図から明らかなように１桁上げ
及び桁下げ検出回Ｍ Ｃ７） ｕｓは夫々インバータで
構成されている。また、第３囚のＯＫゲター団の出方層
子に接続されるライン峙は１分配用ＡＮＪＪゲート６４
１１ｆｆＫ接続されている。ラッチ回路（１４＋ ０５
１σｂＨＩＡＮＤゲ一トＨ〜輪の出カン人カとするＪＫ
フリップフロップによって形成されている。制御回ｊｆ
！ｉＱ９は、３つのＪＫｙリップ７０ッグ６η（６１１
Ｈ！Ｊと、３つのＤタイプ７リツプ７０ツブσＩ （７
Ｄ Ｃ７秒と、３つの０）ｔゲートσＪσ４１σ５と、
１つのＡＮＤゲーターｅと釦よって構成されている。そ
して、ＪＫ７リツプ７０ツブ６ηのＪ端子には桁上げ検
出回路α７）が接続され、に端子には桁下げ検出回路が
接続されている。従って、ｐＪ３図の（ＤＩと（Ｅｌと
に応答して旧の出方な発生する。
（ロ）路ａ８．分配回ｗ１ａ’ａ、ラッチ回路α４〜（
［６１，制御回路α９． ？Ｉ正回路Ｇ！Ｑ’に！＃Ｌ
＜示すものである。この図から明らかなように１桁上げ
及び桁下げ検出回Ｍ Ｃ７） ｕｓは夫々インバータで
構成されている。また、第３囚のＯＫゲター団の出方層
子に接続されるライン峙は１分配用ＡＮＪＪゲート６４
１１ｆｆＫ接続されている。ラッチ回路（１４＋ ０５
１σｂＨＩＡＮＤゲ一トＨ〜輪の出カン人カとするＪＫ
フリップフロップによって形成されている。制御回ｊｆ
！ｉＱ９は、３つのＪＫｙリップ７０ッグ６η（６１１
Ｈ！Ｊと、３つのＤタイプ７リツプ７０ツブσＩ （７
Ｄ Ｃ７秒と、３つの０）ｔゲートσＪσ４１σ５と、
１つのＡＮＤゲーターｅと釦よって構成されている。そ
して、ＪＫ７リツプ７０ツブ６ηのＪ端子には桁上げ検
出回路α７）が接続され、に端子には桁下げ検出回路が
接続されている。従って、ｐＪ３図の（ＤＩと（Ｅｌと
に応答して旧の出方な発生する。
またこのプリセット端子ＰＲｉＣは１伽投入時の誤動作
防止のためのアップダウン修正パルスＶ目」加するライ
ンが接続され℃いる。更にこのフリップ７０ツブ６ηの
クロック入力端子ＣＰにはイン、＜−タσ′ｒＩヲ介し
て第１因に示した波形整形回路（２１のＱ出力が結合さ
れている。ＪＫフリップ７０ツブ靭のＱ出力端子は次段
のＪＫ７リツプ７０ツブ−１のクロック端子ＣＰ［接続
されている。従って。
防止のためのアップダウン修正パルスＶ目」加するライ
ンが接続され℃いる。更にこのフリップ７０ツブ６ηの
クロック入力端子ＣＰにはイン、＜−タσ′ｒＩヲ介し
て第１因に示した波形整形回路（２１のＱ出力が結合さ
れている。ＪＫフリップ７０ツブ靭のＱ出力端子は次段
のＪＫ７リツプ７０ツブ−１のクロック端子ＣＰ［接続
されている。従って。
３つのＤタイプ７リツプフロツグ（７１σＶσ４のＤ入
ヵ趨子には、第７図の山（Ｊｌ■の波形が入力し、３つ
のＯＲタートσ３閥σ５から第７囚の（ＬＩ Ｍ （Ｋ
）の波形が得られ１分配ＡＮＤゲート６４１θ田からは
第７図の０１ （Ｐｌ （Ｎ＋の波形が得られる。補正
回路■は４つのＡＮＤゲーターσ■■υから成り１周期
的にＰＷＭ波ン波圧補正パルスを発生する。
ヵ趨子には、第７図の山（Ｊｌ■の波形が入力し、３つ
のＯＲタートσ３閥σ５から第７囚の（ＬＩ Ｍ （Ｋ
）の波形が得られ１分配ＡＮＤゲート６４１θ田からは
第７図の０１ （Ｐｌ （Ｎ＋の波形が得られる。補正
回路■は４つのＡＮＤゲーターσ■■υから成り１周期
的にＰＷＭ波ン波圧補正パルスを発生する。
第８脂は１相分のＰＷＭ波の３６０度のパルス列を示す
ものであり、１つの基本パルスＰと、１６個の変調パル
スＰ１〜Ｐ、６とから成る。そして１本夾施例では％
ａ、が０度、ａ、が４．５度、 ａＪが７．５度−ａａ
ｆｉ”］２度、 ａ、が１５度、ａ、が２ｉ度、ａ。
ものであり、１つの基本パルスＰと、１６個の変調パル
スＰ１〜Ｐ、６とから成る。そして１本夾施例では％
ａ、が０度、ａ、が４．５度、 ａＪが７．５度−ａａ
ｆｉ”］２度、 ａ、が１５度、ａ、が２ｉ度、ａ。
が２２−５度、ａ、が２８−５ｉ、ａ、が３０Ｍｊ、
ａｌｌ”１５０ｆ−ａｓ＋が］ ５１．５度％ ａｃｔ
が１５７．５ｉ。
ａｌｌ”１５０ｆ−ａｓ＋が］ ５１．５度％ ａｃｔ
が１５７．５ｉ。
ａｌｌが］ ５９ Ｗ、 Ｊｉ＋＋が１６５度、ａＩＩ
＋が１６８度。
＋が１６８度。
１オ、が ］ ７ ２．５ 度 、 ８１フ が
］ ７ ５．５ 度 、 ａ１８ が ］
８０ｍ ＆ ａ、、がＩ ８４−５ Ｋ 、 ａｔ。が
］ ８７．５度％ １２１が１９２度、Ｊ！わが１９
５度、ａｌｌが２０１度、ａ麺が２０２．５度％ ａｌ
ｌが２０８．５度、ａｌ、が２１０度。
］ ７ ５．５ 度 、 ａ１８ が ］
８０ｍ ＆ ａ、、がＩ ８４−５ Ｋ 、 ａｔ。が
］ ８７．５度％ １２１が１９２度、Ｊ！わが１９
５度、ａｌｌが２０１度、ａ麺が２０２．５度％ ａｌ
ｌが２０８．５度、ａｌ、が２１０度。
ａｔ’ｒが３３０度、ａ、８が３３１．５度、ａｌ、が
３３７．５度−ａｇｏが３３９度、 ａｌｌが３４５
ｍＥ ％ａ１．が４４８度、ａｓｓが３５２．５度、３
ｍ４が３５５．５度、ａ□が３６０度にほぼ設定さｎ”
ｃいろ。
３３７．５度−ａｇｏが３３９度、 ａｌｌが３４５
ｍＥ ％ａ１．が４４８度、ａｓｓが３５２．５度、３
ｍ４が３５５．５度、ａ□が３６０度にほぼ設定さｎ”
ｃいろ。
累９崗及び第１０図は電圧ｖｊＡ整のだめの高周波断続
を無視して示すベース信号及び出力電圧の波形であり、
第９図囚の鼓形が第２図のトランジスタ關のベース信号
となり、＃！９図（ｂの波形がトランジスタ□□□のベ
ース信号である。
を無視して示すベース信号及び出力電圧の波形であり、
第９図囚の鼓形が第２図のトランジスタ關のベース信号
となり、＃！９図（ｂの波形がトランジスタ□□□のベ
ース信号である。
第５図の波形とトランジスタのベース信号との一保を説
明すると、第５図（刊の波形が・トランジスタ四のベー
ス信号となり、この反転波形がトランジスタ圓のベース
信号となる。また第５図（８１の波形がトランジスタ６
ηのベース信号となり、この反転波形がトランジスタ□
□□のベース信号となる。また第５図（′１）の波形が
トランジスタＱのベース信号となり、この反転波形がト
ランジスタ曲のベース信号となる。従って、３相ブリツ
ジインバータの線間電圧ｖＲ８の波形は第１０図囚とな
りｌ！間寛圧ＶｓＴ波形は第１０図（０となり、線間電
圧ＶＴＲの波形は第１０図（ｂとなる。
明すると、第５図（刊の波形が・トランジスタ四のベー
ス信号となり、この反転波形がトランジスタ圓のベース
信号となる。また第５図（８１の波形がトランジスタ６
ηのベース信号となり、この反転波形がトランジスタ□
□□のベース信号となる。また第５図（′１）の波形が
トランジスタＱのベース信号となり、この反転波形がト
ランジスタ曲のベース信号となる。従って、３相ブリツ
ジインバータの線間電圧ｖＲ８の波形は第１０図囚とな
りｌ！間寛圧ＶｓＴ波形は第１０図（０となり、線間電
圧ＶＴＲの波形は第１０図（ｂとなる。
累］】図は本実施例に於けるｎ矢高調波の基本波成分に
対する割合を優で示すものであり、５次。
対する割合を優で示すものであり、５次。
７次等の低次高調波成分が極約て小さくなっていること
が分る。このように低次のｆｊ！Ｊ調波成分が小さくな
ると、第２図のブリッジインバータに三相酵導電動機を
接続して駆動した場合に、他局′波のトルク脈動が非常
に小さくなる。即ち、３２０’導通の従来のインバータ
駆動方式に基づく出力でモータを駆動した場合に比較し
、モータのトルクの瞬時変動分は１／１ｏ以下になった
。
が分る。このように低次のｆｊ！Ｊ調波成分が小さくな
ると、第２図のブリッジインバータに三相酵導電動機を
接続して駆動した場合に、他局′波のトルク脈動が非常
に小さくなる。即ち、３２０’導通の従来のインバータ
駆動方式に基づく出力でモータを駆動した場合に比較し
、モータのトルクの瞬時変動分は１／１ｏ以下になった
。
上述から明らかなように１本夾施例の方式によれば、高
調波成分を低減することを目的とするＰ゛ＷＭａＹ、
−３０’ 〜＋３０°、＆び］ ５０’ 〜２１０゜の
範囲Ｋ［定して配置したので゛、３相分のＰＷＭ波ケ共
通の回路を使用して容易に作ることが可能になる。
調波成分を低減することを目的とするＰ゛ＷＭａＹ、
−３０’ 〜＋３０°、＆び］ ５０’ 〜２１０゜の
範囲Ｋ［定して配置したので゛、３相分のＰＷＭ波ケ共
通の回路を使用して容易に作ることが可能になる。
また第８図に示すように角度限定することにより、低次
高調波成分を太幅に低減して、モータのトルク瞬時変動
ケ減少させることが可能になる。
高調波成分を太幅に低減して、モータのトルク瞬時変動
ケ減少させることが可能になる。
以上、本発明の実施例について述べたが、本発明はこれ
に限定されるものでなく、更に変＃可能なｔのである。
に限定されるものでなく、更に変＃可能なｔのである。
例えば、電圧制御のために、第６図（ａｌに示す高周波
ＰＷＭ波を付加しない場合にも勿論通用可能である。ま
た、＃！６図（ｂ）に示すように高周波ＰＷＭａを付加
する場合に、Ｗ２Ｂ図（ルα）（Ｓ）に示す第１のＰＷ
Ｍ波の全区間に付加せずに、特開昭５６−１５０９７３
号公報に開示されているような断続期間指定信号形成回
路を設け、指定された期間のみ、第５図（）Ｏ■（急の
波形を断続してトランジスタのベース信号とし又もよい
。また票１図の回路で第１のＰＷＭ波を形成せずに、メ
モリに第５図（祐（８１印に示す波形のデータを予め格
納しておき、これを読み出し１使用する場合にも適用可
能である。またパルスＰ１〜ＰＩ６ノパー ス１１ｉ
ｋ変えて電圧を調整する場合にも適用可能である。
ＰＷＭ波を付加しない場合にも勿論通用可能である。ま
た、＃！６図（ｂ）に示すように高周波ＰＷＭａを付加
する場合に、Ｗ２Ｂ図（ルα）（Ｓ）に示す第１のＰＷ
Ｍ波の全区間に付加せずに、特開昭５６−１５０９７３
号公報に開示されているような断続期間指定信号形成回
路を設け、指定された期間のみ、第５図（）Ｏ■（急の
波形を断続してトランジスタのベース信号とし又もよい
。また票１図の回路で第１のＰＷＭ波を形成せずに、メ
モリに第５図（祐（８１印に示す波形のデータを予め格
納しておき、これを読み出し１使用する場合にも適用可
能である。またパルスＰ１〜ＰＩ６ノパー ス１１ｉ
ｋ変えて電圧を調整する場合にも適用可能である。
またこの範囲のパルスの数馨増減しても差支えない。
第１図は本発明の実施例に係わる３相ブリツジ型インバ
ータ装置のＰＷＭ波形成回路を示すブロック図、第２図
は第１図の回路の出力で駆動される３相ブリツジ型イン
バータを示す回路図、第３図及び第４図は第１図の一部
を評しく示すブロック図、第５図は第】図〜第４図に於
けるカウンタ出力及びＲ，Ｓ、’ｌ’点の状態を示す波
形図、第６図は第２図の％部の状態を説明的に示す波形
図。 第７囚は第１図〜第４図のＡ〜Ｕ点の状態を示す鼓形図
、第８図は第５図の波形を３６０”の範囲で示す波形向
、第９図は第５図の波形の一部及びその反転信号を瞳し
く示す波形図、第】０図は第２図のインバータの出力電
圧を示す波形内、第】】図は高ｉ１！波成分を示″″ｆ
％性図である。 尚図面に用いられている符号に於いて、（３；はカウン
タ、 １４１ ＋５１ ｔ６＋ ＋７１ ＋８１ ＋９
１０１１０Ｄは角度設定回路、Ｇｚは角度合成回路、
ｕ３Ｊは分配回路、ａ４１ｕｓαｅはラッチ回路、（ト
）ｍｃｔ力（至）四４１はスイ・ンチング累子である。 代 理 人 高 野 則 欠手続補正書（自
発） １ 事件の表示 昭和５７ 年特 許 願第５９４０９ 号２ 発明の
名称 多相イン／（−タの）（ルス幅変調制御方式３
補正をする者 ４、代理人 「７」に補正する。
ータ装置のＰＷＭ波形成回路を示すブロック図、第２図
は第１図の回路の出力で駆動される３相ブリツジ型イン
バータを示す回路図、第３図及び第４図は第１図の一部
を評しく示すブロック図、第５図は第】図〜第４図に於
けるカウンタ出力及びＲ，Ｓ、’ｌ’点の状態を示す波
形図、第６図は第２図の％部の状態を説明的に示す波形
図。 第７囚は第１図〜第４図のＡ〜Ｕ点の状態を示す鼓形図
、第８図は第５図の波形を３６０”の範囲で示す波形向
、第９図は第５図の波形の一部及びその反転信号を瞳し
く示す波形図、第】０図は第２図のインバータの出力電
圧を示す波形内、第】】図は高ｉ１！波成分を示″″ｆ
％性図である。 尚図面に用いられている符号に於いて、（３；はカウン
タ、 １４１ ＋５１ ｔ６＋ ＋７１ ＋８１ ＋９
１０１１０Ｄは角度設定回路、Ｇｚは角度合成回路、
ｕ３Ｊは分配回路、ａ４１ｕｓαｅはラッチ回路、（ト
）ｍｃｔ力（至）四４１はスイ・ンチング累子である。 代 理 人 高 野 則 欠手続補正書（自
発） １ 事件の表示 昭和５７ 年特 許 願第５９４０９ 号２ 発明の
名称 多相イン／（−タの）（ルス幅変調制御方式３
補正をする者 ４、代理人 「７」に補正する。
Claims (1)
- ｉｌ＋ インバータ出力の高調波成分の低減と電圧調
整との一方又は両方のためにパルスＩＩ！ｆｙＡＹ行っ
てｍ相（但しｍは２以上の正の整数）のブリッジ型イン
バータ乞動作させる際に、前記パルス幅とし、且つ前記
“１度以下の角度範囲を半分に分割し又】８０度間隔に
配置し、且つ各相間で前記角度範囲がＭ複しないように
したことχ特徴とする多相インバータのパルス幅変Ｖ＠
制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57059409A JPS58179169A (ja) | 1982-04-09 | 1982-04-09 | 多相インバ−タのパルス幅変調制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57059409A JPS58179169A (ja) | 1982-04-09 | 1982-04-09 | 多相インバ−タのパルス幅変調制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58179169A true JPS58179169A (ja) | 1983-10-20 |
Family
ID=13112446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57059409A Pending JPS58179169A (ja) | 1982-04-09 | 1982-04-09 | 多相インバ−タのパルス幅変調制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58179169A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343571A (ja) * | 1986-08-06 | 1988-02-24 | Mitsubishi Electric Corp | インバ−タ装置 |
| JPH05250776A (ja) * | 1992-11-26 | 1993-09-28 | Hitachi Ltd | 磁気記録再生装置の回転ヘッドシリンダ |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4861926A (ja) * | 1971-10-12 | 1973-08-30 | ||
| JPS5336635A (en) * | 1976-09-17 | 1978-04-05 | Toshiba Corp | Control device for electric current invertor |
| JPS5597186A (en) * | 1979-01-17 | 1980-07-24 | Toshiba Corp | Generating device for modulated pulse of pulse-width regulating inverter |
-
1982
- 1982-04-09 JP JP57059409A patent/JPS58179169A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4861926A (ja) * | 1971-10-12 | 1973-08-30 | ||
| JPS5336635A (en) * | 1976-09-17 | 1978-04-05 | Toshiba Corp | Control device for electric current invertor |
| JPS5597186A (en) * | 1979-01-17 | 1980-07-24 | Toshiba Corp | Generating device for modulated pulse of pulse-width regulating inverter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6343571A (ja) * | 1986-08-06 | 1988-02-24 | Mitsubishi Electric Corp | インバ−タ装置 |
| JPH05250776A (ja) * | 1992-11-26 | 1993-09-28 | Hitachi Ltd | 磁気記録再生装置の回転ヘッドシリンダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6331476A (ja) | Ｐｗｍインバ−タの制御方法および装置 | |
| JPS58179169A (ja) | 多相インバ−タのパルス幅変調制御方式 | |
| JPH1070442A (ja) | ２相ノンオーバラップ信号生成回路 | |
| JPS58179170A (ja) | インバ−タのパルス幅変調制御方式 | |
| JPH0242815A (ja) | 高調波低減パルス幅変調波形成回路 | |
| JPH0442910B2 (ja) | ||
| JPH0763147B2 (ja) | Ｐｌｌ回路 | |
| JPH09214251A (ja) | Ｆｍ復調回路 | |
| JP2013012917A (ja) | クロック生成回路、クロック生成方法および半導体集積回路 | |
| JPH0542229B2 (ja) | ||
| JPH0145275Y2 (ja) | ||
| JP2543541B2 (ja) | Ｐｗｍインバ―タの駆動装置 | |
| JP2000236267A (ja) | リモコンキャリア発生回路 | |
| TWI240486B (en) | Duty cycle correction circuit and method and frequency synthesizer using the same | |
| JPH0576268B2 (ja) | ||
| Lin et al. | An Arithmetic Series-Based Recursive Equation Used in the Approximation of the Sinusoidal Wave with Reduced Error | |
| JPS6227912Y2 (ja) | ||
| JPS5926675Y2 (ja) | 分周回路 | |
| JP2880263B2 (ja) | 位相同期信号発生器 | |
| JPH033476B2 (ja) | ||
| JPH0619349Y2 (ja) | 複写機の速度制御装置 | |
| JPH02112319A (ja) | Ｐｌｌ回路 | |
| JPS6056397B2 (ja) | 無整流子電動機 | |
| JPH09307433A (ja) | Ｐｌｌ回路 | |
| JPS61118024A (ja) | 位相同期回路 |