JPS5817778A - ２値化方式 - Google Patents
２値化方式Info
- Publication number
- JPS5817778A JPS5817778A JP56115323A JP11532381A JPS5817778A JP S5817778 A JPS5817778 A JP S5817778A JP 56115323 A JP56115323 A JP 56115323A JP 11532381 A JP11532381 A JP 11532381A JP S5817778 A JPS5817778 A JP S5817778A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- reference voltage
- comparator
- binary coding
- binarization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/403—Discrimination between the two tones in the picture signal of a two-tone original
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はイメージセ／すによって読み取られたアナログ
画信号をデジタル信号に変換するための２値化方式に関
する。
画信号をデジタル信号に変換するための２値化方式に関
する。
１次元のイメージセンサを用いて２次元の画情報の読み
取りを行う読取装置では、イメージセンサによって読み
取られたアナログ画信号を１主走査ラインごとに原稿の
明暗（白黒）に対応させて２値化処理している。第１図
は従来の２値化方式の原理を説明するためのもので、ア
ナログ画信号１はコンパレータ２によって基準電圧３と
比較され、２値化信号４が得られるようになっている。
取りを行う読取装置では、イメージセンサによって読み
取られたアナログ画信号を１主走査ラインごとに原稿の
明暗（白黒）に対応させて２値化処理している。第１図
は従来の２値化方式の原理を説明するためのもので、ア
ナログ画信号１はコンパレータ２によって基準電圧３と
比較され、２値化信号４が得られるようになっている。
ところがこのような単純な２値化方式を用いると、例え
ば第２図ａに示すように、原種に表わされた文字の太さ
や濃度の違いによって種々のレベルに変化したアナログ
画信号１が供給されたときには、基準電圧３をどのよう
に設定してもかなりの画情報を欠落させた２値化信号４
（同図ｂ）を作成してしまうこととなる。従って最近で
は、アナログ画信号を微分し、変化点を強調した後に２
値化処理する子値化方式が採用されるに至っている。こ
の方式によればイメージセンサによって読み取られた画
信号の主走査方向の再現性は改善されることとなる。し
かしながらこの方式では副走査方向の再現性を改善する
ことができず、アナログ画信号の２値化によって画質が
かなり劣化するという問題点は解決されるに至っていな
い。
ば第２図ａに示すように、原種に表わされた文字の太さ
や濃度の違いによって種々のレベルに変化したアナログ
画信号１が供給されたときには、基準電圧３をどのよう
に設定してもかなりの画情報を欠落させた２値化信号４
（同図ｂ）を作成してしまうこととなる。従って最近で
は、アナログ画信号を微分し、変化点を強調した後に２
値化処理する子値化方式が採用されるに至っている。こ
の方式によればイメージセンサによって読み取られた画
信号の主走査方向の再現性は改善されることとなる。し
かしながらこの方式では副走査方向の再現性を改善する
ことができず、アナログ画信号の２値化によって画質が
かなり劣化するという問題点は解決されるに至っていな
い。
本発明はこのような点に鑑みてなされたもので、ラスク
走査によって原稿上の画情報を読み′取る装置において
、周囲の画情報に応じて２値化レベルを変化させること
のできる２値化方式を提供することを目的とする。
走査によって原稿上の画情報を読み′取る装置において
、周囲の画情報に応じて２値化レベルを変化させること
のできる２値化方式を提供することを目的とする。
本発明では、第３図に示すように現在２値化しようとす
る画素Ｐ、、ｎよりも、うづ−夕歩奄によって１つ先に
読み出されたホ査線（ト１）についての隣接する画素ｐ
、 １．ｎ 、あるいは画素Ｐ、、 ｎ と同一の
走査線ｉについての直前の画ｉ ｐｉ、’ｎ 、 の
ように周囲の画素について既に決定されたデジタル画信
号を参考にして、第゛４図に示す基準電圧設定部６で個
々に基準電圧７を設定する。そしてイメージセンサから
供給されるアナログ画信号１と、画素ごとに設定される
基準電圧７とをコンパレータ２で比較し、２値化信号８
を作成することとして、前記した目的を達成する。
る画素Ｐ、、ｎよりも、うづ−夕歩奄によって１つ先に
読み出されたホ査線（ト１）についての隣接する画素ｐ
、 １．ｎ 、あるいは画素Ｐ、、 ｎ と同一の
走査線ｉについての直前の画ｉ ｐｉ、’ｎ 、 の
ように周囲の画素について既に決定されたデジタル画信
号を参考にして、第゛４図に示す基準電圧設定部６で個
々に基準電圧７を設定する。そしてイメージセンサから
供給されるアナログ画信号１と、画素ごとに設定される
基準電圧７とをコンパレータ２で比較し、２値化信号８
を作成することとして、前記した目的を達成する。
以下実施例につき本発明の詳細な説明する〇第５図は現
在２値化しようとする画素Ｐ１．ｎ とこれに隣接し
既に２値化された画素Ｐｉ−１，ｎ 、Ｐｉ、’ｎ−１
との間のパターンの組合せを示したものである。
在２値化しようとする画素Ｐ１．ｎ とこれに隣接し
既に２値化された画素Ｐｉ−１，ｎ 、Ｐｉ、’ｎ−１
との間のパターンの組合せを示したものである。
図で白ぬきの丸で示した画素は画情報の存在しない白の
画素であり、網目の丸で示した画素は画情報の存在する
黒の画素である。斜線で表わした２値化しようとする画
素ｐ、、 ｎ から見て、パターンの組合せは図でａ
−ｄで示す４通りとなる。本実施例では、３段階の電
圧Ｖ、ｓ ｔ 、 Ｖ２９． Ｖａ −ｔ”定めておき
、パターンに応じてこれらの電圧の１つを２値化処理の
基準電圧とする。各電圧ｖ１．Ｖ２．ｖ３は以下の関係
にある。 ゛ 完全な黒に対応するアナログ画信号の電圧〈電圧ｖ１〈
電圧ｖ２〈電圧ｖ３°〈完全な白に対応するアナログ画
信号の電圧 この場合、第５図に示した各パタニンと基準電圧との関
係は以下のようになる。
画素であり、網目の丸で示した画素は画情報の存在する
黒の画素である。斜線で表わした２値化しようとする画
素ｐ、、 ｎ から見て、パターンの組合せは図でａ
−ｄで示す４通りとなる。本実施例では、３段階の電
圧Ｖ、ｓ ｔ 、 Ｖ２９． Ｖａ −ｔ”定めておき
、パターンに応じてこれらの電圧の１つを２値化処理の
基準電圧とする。各電圧ｖ１．Ｖ２．ｖ３は以下の関係
にある。 ゛ 完全な黒に対応するアナログ画信号の電圧〈電圧ｖ１〈
電圧ｖ２〈電圧ｖ３°〈完全な白に対応するアナログ画
信号の電圧 この場合、第５図に示した各パタニンと基準電圧との関
係は以下のようになる。
（１）同図ａのパターン（第１のパターン）・・・・・
・・・・電圧ｖ１ を基準電圧。
・・・・電圧ｖ１ を基準電圧。
（１１）同図すおよびＣのパターン（第２のパターン）
・・・・・・電圧ｖ２ を基準電圧。
・・・・・・電圧ｖ２ を基準電圧。
（ｉｉｉ ）同図ｄのパターン（第３のパターン）・・
・・・・・・・電圧ｖ３ を基準電圧。
・・・・・・・電圧ｖ３ を基準電圧。
このような割り振りを行ったのは、第１のノ（ターンの
場合、主走査および副走善の直前の画素Ｐｉ、 ｎ’−
１、Ｐｉ−１，ｎが共に白の画信号として２値化されて
いるので、２値化レベルを下げて黒の再現性を一トける
ためであＺ。また第３の・（ターンの場合には、前記画
素ｐ、 ＋Ｉ Ｐ、−が共に黒の画信号として２値
化さ五ているので、２値イヒレベルを上げて白の再現れ
を上げ為ためである０これに対して第２のパターンの場
合には：通常の２値化レベルでアナログ画信号の処理を
行にととなる０第６図はこのような２値化方式でアナロ
グ画信号をデジタル画信号に変換する２値化回路を示し
たものである。この２値化回路はζ主走査お直前の画素
Ｐ −１の２値化信褥１１を出力するフリップフロッラ
°回路ｔＺ＆Ｓ副走査の直前の画素Ｐｉ ’−１１，ｎ
の２値化信号１３を出力す、る信号遅延部１４、と
を備えており、これらから出力される２値化信号１１．
．１３ を基にして、パターン判定部１５でパターン
の組合せを判定するようになっている。基準電圧設定部
６はパターンに応じて基準電圧７を設定し、コンパレー
タでアナログ画信号１と比較して２値化信号８を作成す
るようになっている。
場合、主走査および副走善の直前の画素Ｐｉ、 ｎ’−
１、Ｐｉ−１，ｎが共に白の画信号として２値化されて
いるので、２値化レベルを下げて黒の再現性を一トける
ためであＺ。また第３の・（ターンの場合には、前記画
素ｐ、 ＋Ｉ Ｐ、−が共に黒の画信号として２値
化さ五ているので、２値イヒレベルを上げて白の再現れ
を上げ為ためである０これに対して第２のパターンの場
合には：通常の２値化レベルでアナログ画信号の処理を
行にととなる０第６図はこのような２値化方式でアナロ
グ画信号をデジタル画信号に変換する２値化回路を示し
たものである。この２値化回路はζ主走査お直前の画素
Ｐ −１の２値化信褥１１を出力するフリップフロッラ
°回路ｔＺ＆Ｓ副走査の直前の画素Ｐｉ ’−１１，ｎ
の２値化信号１３を出力す、る信号遅延部１４、と
を備えており、これらから出力される２値化信号１１．
．１３ を基にして、パターン判定部１５でパターン
の組合せを判定するようになっている。基準電圧設定部
６はパターンに応じて基準電圧７を設定し、コンパレー
タでアナログ画信号１と比較して２値化信号８を作成す
るようになっている。
さて、コンパレータ２のＯ端子にアナログ画信号１が供
給されると、後述する２値化処理によってその出力端子
には２値化信号８が現われる。２値化信竺８は、フリッ
プフロップ回路１２の入力端子りと１、信号遅延部１４
内の１ライン遅延用ＲＡＭ（＞ｙダ°アク″１″３°メ
ゝす）１７のデーダ入力端子ＩＮに同時に供給される。
給されると、後述する２値化処理によってその出力端子
には２値化信号８が現われる。２値化信竺８は、フリッ
プフロップ回路１２の入力端子りと１、信号遅延部１４
内の１ライン遅延用ＲＡＭ（＞ｙダ°アク″１″３°メ
ゝす）１７のデーダ入力端子ＩＮに同時に供給される。
フリップフロップ回路１２には、図示しないイメージセ
ンサから送す出さパる画信号に同期したクロック信号１
８がその入力端子ＣＫに供給されており、出力端子Ｑか
らは主走査の直前の画素Ｐｉ、ｎ−１についての２値化
信号１１が出力される。一方、１ライン遅延用ＲＡＭｌ
７に供給された２値化信号８は、同一のクロック信号１
８の供給を受けるアドレスカウンタ１９によって指定さ
れた番地に書き込まれる。このとき、このＲＡＭ１７内
に既に書き込まれているｌライン前の２値化信号１３が
、その出力端子ＯＵＴから出力される。
ンサから送す出さパる画信号に同期したクロック信号１
８がその入力端子ＣＫに供給されており、出力端子Ｑか
らは主走査の直前の画素Ｐｉ、ｎ−１についての２値化
信号１１が出力される。一方、１ライン遅延用ＲＡＭｌ
７に供給された２値化信号８は、同一のクロック信号１
８の供給を受けるアドレスカウンタ１９によって指定さ
れた番地に書き込まれる。このとき、このＲＡＭ１７内
に既に書き込まれているｌライン前の２値化信号１３が
、その出力端子ＯＵＴから出力される。
パターン判定部１５は、第１ないし第３の論理ゲート２
２〜２４ によって構成されており、各論理ゲート２２
〜２４ の一方の入力端子に一方の２値化信号１１が、
また他方の入力端子に他の２値化信号２１か供給される
ようになっている。第１の論理ゲート２２は、双方の２
頃化信号１１．１３が共に白の画素を表わすＨレベルの
信号のとき、これらの論理積をとることにより、第５図
ａに示すパターンであることを判定し、第１のパターン
判定信号２５を出力する。第２の論理ゲート２３は双方
の２値化信号１１．１３ が白と黒の互に異なる画素
を表わすＨレベルおよびＬレベルの信号のとき、これら
の排他的論理和をとることにより、第５図すまたはＣに
示すパターンであることを判定し、第２のパターン判定
信号２６を出力する。
２〜２４ によって構成されており、各論理ゲート２２
〜２４ の一方の入力端子に一方の２値化信号１１が、
また他方の入力端子に他の２値化信号２１か供給される
ようになっている。第１の論理ゲート２２は、双方の２
頃化信号１１．１３が共に白の画素を表わすＨレベルの
信号のとき、これらの論理積をとることにより、第５図
ａに示すパターンであることを判定し、第１のパターン
判定信号２５を出力する。第２の論理ゲート２３は双方
の２値化信号１１．１３ が白と黒の互に異なる画素
を表わすＨレベルおよびＬレベルの信号のとき、これら
の排他的論理和をとることにより、第５図すまたはＣに
示すパターンであることを判定し、第２のパターン判定
信号２６を出力する。
また第３の論理ゲート２４は、双方の２値化信号１１．
１３ が共に黒の画素を表わすＬレベルの信号のとき
、負論理で論理積をとることにより第５図ｄに示すパタ
ーンであることを判定し、第３のパターン判定信号２７
を出力する。
１３ が共に黒の画素を表わすＬレベルの信号のとき
、負論理で論理積をとることにより第５図ｄに示すパタ
ーンであることを判定し、第３のパターン判定信号２７
を出力する。
基準電圧設定部６は、これらのパターン判定信号２５〜
２７ の供給を択一的に受けるマルチプレクサ２８と、
マルチプレクサ２８に３種類の電圧ｖ、 Ｉ ｖ２？
ｖ３を印加する電圧発生器２９により構成されている。
２７ の供給を択一的に受けるマルチプレクサ２８と、
マルチプレクサ２８に３種類の電圧ｖ、 Ｉ ｖ２？
ｖ３を印加する電圧発生器２９により構成されている。
電圧発生器２９は、完全な白に対応するアナログ画信号
の電圧に相当する安定化電源の出力電圧ｖ０を分圧する
ことによって、３種類の電圧■１．ｖ２．ｖ３を発生さ
せている。
の電圧に相当する安定化電源の出力電圧ｖ０を分圧する
ことによって、３種類の電圧■１．ｖ２．ｖ３を発生さ
せている。
マルチプレクサ２８は、第１〜第３の電子スイッチ３１
〜３３ によって構成されている。第１の電子スイッチ
３１は第１のパターン判定信号２５が供給されている間
その接点を閉じ、入力側に常時印加されている電圧ｖＩ
を基準電圧７として出力側に出力する。第２の電子
スイッチ３２は第２のパターン判定信号２６が供給され
ている間その接点を閉じ、入力側に常時印加されている
電圧ｖ２を基準−圧７として出力側に出力する。同様に
第３の電子スイッチ３３は第３のパターン判定信号２７
が供給されている間その接点を閉じ、入力側に常時印加
されている電圧Ｖ、を基準電圧７として出力側に出力す
る。
〜３３ によって構成されている。第１の電子スイッチ
３１は第１のパターン判定信号２５が供給されている間
その接点を閉じ、入力側に常時印加されている電圧ｖＩ
を基準電圧７として出力側に出力する。第２の電子
スイッチ３２は第２のパターン判定信号２６が供給され
ている間その接点を閉じ、入力側に常時印加されている
電圧ｖ２を基準−圧７として出力側に出力する。同様に
第３の電子スイッチ３３は第３のパターン判定信号２７
が供給されている間その接点を閉じ、入力側に常時印加
されている電圧Ｖ、を基準電圧７として出力側に出力す
る。
コンパレータ２は基準電圧７をその■端子に入力し、ア
ナログ画信号１の２値化を行うこととなる。従って周囲
の情報に応じて変化する基準電圧７によって、１９報の
欠落が有効に防止され′ｆＣ，２値化信号が得られるこ
ととなる。
ナログ画信号１の２値化を行うこととなる。従って周囲
の情報に応じて変化する基準電圧７によって、１９報の
欠落が有効に防止され′ｆＣ，２値化信号が得られるこ
ととなる。
第７図は本実施例の２値化方式を実現するための他の２
値化回路を示したものである。この２値化回路では互に
異なる基準電圧でアナログ画信号ｌを比較するための３
種類のコンパレータ３４〜３６を備えている。第１のコ
ンパレータ３４は、電圧発生器２９から出力される電圧
Ｖ＋ ｋ基準電圧としてアナログ画信号１を２値化し、
第１の２値化信号３７を作成する。第２のコンパレータ
３５は、同様に電圧■２ を基準電圧としてアナログ
画信月１を２値化し、第２の２値化信号３８を作成する
。第３のコンパレータ３６も同様に電圧ｖ３ を基準電
圧としてアナログ画信号１の２値化を行い、第３の２値
化画信号３９を作成する。
値化回路を示したものである。この２値化回路では互に
異なる基準電圧でアナログ画信号ｌを比較するための３
種類のコンパレータ３４〜３６を備えている。第１のコ
ンパレータ３４は、電圧発生器２９から出力される電圧
Ｖ＋ ｋ基準電圧としてアナログ画信号１を２値化し、
第１の２値化信号３７を作成する。第２のコンパレータ
３５は、同様に電圧■２ を基準電圧としてアナログ
画信月１を２値化し、第２の２値化信号３８を作成する
。第３のコンパレータ３６も同様に電圧ｖ３ を基準電
圧としてアナログ画信号１の２値化を行い、第３の２値
化画信号３９を作成する。
このようにして作成された第１〜第３の２値化画信号３
７〜３９ は、マルチプレクサ４１のそれぞれの入力端
子に供給される。マルチプレクサ４１はパターン判定部
１５から択一的に供給される第１〜第３のパターン判定
信号２５〜２７ に応じて第１〜第３の２値化画信号を
択一的に選択し、２値化信号８を得ることとなる。
７〜３９ は、マルチプレクサ４１のそれぞれの入力端
子に供給される。マルチプレクサ４１はパターン判定部
１５から択一的に供給される第１〜第３のパターン判定
信号２５〜２７ に応じて第１〜第３の２値化画信号を
択一的に選択し、２値化信号８を得ることとなる。
このように本発明によれば周囲の画情報を考慮して２値
化処理のためのスレッショルドレベルを゛設定するので
、アナログ画信号を微分して２値化処理する方式に比べ
てノイズに対する影響が少ないという利点がある。
化処理のためのスレッショルドレベルを゛設定するので
、アナログ画信号を微分して２値化処理する方式に比べ
てノイズに対する影響が少ないという利点がある。
なお実施例では隣接する２画素の２値化信号を参照して
基準電圧を設定したが、これ以外の画素を参照してもよ
いことはもちろんである。また特にこのような場合には
、基準電圧の設定範囲を更に多段階とすることも可能で
あることはもちろんてり６０
基準電圧を設定したが、これ以外の画素を参照してもよ
いことはもちろんである。また特にこのような場合には
、基準電圧の設定範囲を更に多段階とすることも可能で
あることはもちろんてり６０
第１図は従来の２値化方式の原理を説明するための原理
図、第２図は従来の方式によるアナログ画信号と２値化
信号の関係を示した波形図、第３図〜第６図は本発明の
一実施例を説明するためのもので、このうち第３図は各
画素の配置を示した配置図、第４図は本方式の原理を説
明するためのブロック図、第５図は２値化しようとする
画素に１ｌＪｆ接する画素のパターンの組合せを示した
パターン構成図、第６図は２値化回路のブロック図、第
７図は変形例としての２値化回路のブロック図である。 １・・・・・・アナログ画信号 ２．３４〜３６・・・・・・コンパレータ６・・・・・
・基準電圧設定部 ８・・・・・・２値化信号
図、第２図は従来の方式によるアナログ画信号と２値化
信号の関係を示した波形図、第３図〜第６図は本発明の
一実施例を説明するためのもので、このうち第３図は各
画素の配置を示した配置図、第４図は本方式の原理を説
明するためのブロック図、第５図は２値化しようとする
画素に１ｌＪｆ接する画素のパターンの組合せを示した
パターン構成図、第６図は２値化回路のブロック図、第
７図は変形例としての２値化回路のブロック図である。 １・・・・・・アナログ画信号 ２．３４〜３６・・・・・・コンパレータ６・・・・・
・基準電圧設定部 ８・・・・・・２値化信号
Claims (1)
- イメージセンサから出力されるアナログ画信号を基準電
圧と比較して２値化するためのコンパレータと、コンパ
レータから出力される２値化信号を記憶するための記憶
手段と、２値化しようとする画素の周囲に位置する画素
についての２値化信号を記憶手段から読み出しこれに応
じて前記コンパレータの基準電圧を設定する基準電圧設
定手段とを備え、アナログ画信号を２値化するための基
準電圧を２値化しようとする画素の周囲に位置する画素
について決定された２値化信号に応じて変化させること
を特徴とする２値化方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115323A JPS5817778A (ja) | 1981-07-24 | 1981-07-24 | ２値化方式 |
| US06/401,430 US4473847A (en) | 1981-07-24 | 1982-07-23 | Binary coding system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56115323A JPS5817778A (ja) | 1981-07-24 | 1981-07-24 | ２値化方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5817778A true JPS5817778A (ja) | 1983-02-02 |
Family
ID=14659730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56115323A Pending JPS5817778A (ja) | 1981-07-24 | 1981-07-24 | ２値化方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4473847A (ja) |
| JP (1) | JPS5817778A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6079480A (ja) * | 1983-10-07 | 1985-05-07 | Fuji Xerox Co Ltd | 画信号判別回路 |
| JPS6258963U (ja) * | 1985-10-01 | 1987-04-11 | ||
| US4868670A (en) * | 1987-07-24 | 1989-09-19 | Eastman Kodak Company | Apparatus and method for improving the compressibility of an enhanced image through use of a momentarily varying threshold level |
| US4982294A (en) * | 1987-07-24 | 1991-01-01 | Eastman Kodak Company | Apparatus for enhancing and thresholding scanned microfilm images and methods for use therein |
| US4853795A (en) * | 1987-07-24 | 1989-08-01 | Eastman Kodak Company | Forward look ahead techniques for tracking background and noise levels in scanned video images |
| US5159471A (en) * | 1989-07-27 | 1992-10-27 | Brother Kogyo Kabushiki Kaisha | Scanner device having a binary signal depending upon density level of adjacent pixels |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136424A (en) * | 1977-05-02 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Correlative processing system for picture signal |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4345314A (en) * | 1980-11-19 | 1982-08-17 | International Business Machines Corporation | Dynamic threshold device |
| US4402013A (en) * | 1981-04-06 | 1983-08-30 | Rca Corporation | Video signal analyzer |
| US4408231A (en) * | 1981-07-31 | 1983-10-04 | International Business Machines Corporation | Method and apparatus for calibrating a linear array scanning system |
-
1981
- 1981-07-24 JP JP56115323A patent/JPS5817778A/ja active Pending
-
1982
- 1982-07-23 US US06/401,430 patent/US4473847A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53136424A (en) * | 1977-05-02 | 1978-11-29 | Nippon Telegr & Teleph Corp <Ntt> | Correlative processing system for picture signal |
Also Published As
| Publication number | Publication date |
|---|---|
| US4473847A (en) | 1984-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6198069A (ja) | 画像処理装置 | |
| JPS59218076A (ja) | 画像処理方式 | |
| US4554594A (en) | Apparatus for scanning and digitally processing half-tone images | |
| US4575768A (en) | Conversion to a two-valued video signal | |
| JPS5817778A (ja) | ２値化方式 | |
| JPS6027464B2 (ja) | 高画素密度変換装置 | |
| JPH03185574A (ja) | 多値画像フィルタ処理装置 | |
| JPS6019709B2 (ja) | 信号２値化装置 | |
| JPH05136994A (ja) | 像域分離回路 | |
| JP2774565B2 (ja) | 画像縮小装置 | |
| JP2521744B2 (ja) | 画像処理装置 | |
| JPS58191571A (ja) | 画像処理方式 | |
| JPS58215165A (ja) | 線密度変換方式 | |
| JPS61105973A (ja) | 画信号処理方法 | |
| JPH05145749A (ja) | 選択的２値化方法 | |
| JPH0131344B2 (ja) | ||
| JP2757868B2 (ja) | 画像情報の２値化処理回路 | |
| JPH11234512A (ja) | 画像処理装置 | |
| JPS6364947B2 (ja) | ||
| JPS58104571A (ja) | 画信号２値化方式 | |
| JPS60158769A (ja) | 画信号取出し回路 | |
| JPH0575864A (ja) | フアクシミリの読み取り方式 | |
| JPS63117561A (ja) | 原稿読取装置 | |
| JPS6027273A (ja) | 画信号処理回路 | |
| JPH0510870B2 (ja) |